• 主题
高级搜索  >
历史搜索 清空历史
首页> 外文会议>Conference on Ph.D. Research in Microelectronics and Electronics >A DAC assisted speed enhancement technique for high resolution SAR ADC
【24h】

A DAC assisted speed enhancement technique for high resolution SAR ADC

机译：高分辨率SAR ADC的DAC辅助速度增强技术

获取原文
页面导航
  • 摘要
  • 著录项
  • 相似文献
  • 相关主题

摘要

In this paper, a technique aiming at enhancing the conversion speed of asynchronous high resolution SAR ADCs is presented. In conventional SAR ADCs, the capacitive DAC size is growing exponentially with the converter resolution. The settling time of the MSB capacitors get thus longer, limiting the total conversion speed. This method proposes to operate a small and fast 3-bit ADC in parallel with the main one to determine rapidly the MSB values, while the capacitors of the main DAC have not settled yet. An error correction circuit detects and corrects automatically any decision error due to mismatch between the two DACs. A design example of a 10-bit ADC is implemented in 28nm FDSOI CMOS technology to illustrate this technique. A sampling rate of 800MS/s is achieved without any effort for reducing the capacitive DAC size.
机译：本文提出了一种旨在提高异步高分辨率SAR ADC转换速度的技术。在传统的SAR ADC中，容性DAC的尺寸随着转换器分辨率的增加而呈指数增长。因此，MSB电容器的建立时间变长，从而限制了总转换速度。该方法建议与主模块并行运行一个小型且快速的3位ADC，以快速确定MSB值，而主DAC的电容器尚未稳定。纠错电路可检测并自动纠正由于两个DAC之间不匹配而引起的任何决策错误。在28nm FDSOI CMOS技术中实现了10位ADC的设计示例，以说明该技术。无需降低电容DAC尺寸即可获得800MS / s的采样率。

著录项

相似文献

  • 外文文献
  • 中文文献
  • 专利
获取原文

客服邮箱：kefu@zhangqiaokeyan.com

京公网安备：11010802029741号 ICP备案号：京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有

  • 客服微信

  • 服务号