• 主题
高级搜索  >
历史搜索 清空历史
首页> 外文会议>Mediterranean Conference on Embedded Computing >Fault secure FPGA-based TMR voter
【24h】

Fault secure FPGA-based TMR voter

机译：基于故障安全FPGA的TMR投票器

获取原文
页面导航
  • 摘要
  • 著录项
  • 相似文献
  • 相关主题

摘要

Nowadays, FPGAs are used in many safety-critical applications. They are mainly subjected to Single Event Upsets (SEUs) that can flip the state of a memory cell, thereby forcing the circuit to produce an erroneous output. Fault-tolerant techniques are used to mitigate these errors. Triple Modular Redundancy (TMR) is one of the most commonly used fault-tolerant techniques in FPGAs. However, the voter is a single point of failure. This paper proposes a fault secure TMR voter design. This voter is analyzed according to its FPGA implementation. SEUs, Single Event Transients (SETs) as well as single stuck-at-0(1) faults are considered. In the presence of these faults, this voter will always produce the correct output or will give an indication of the presence of an error. Alternating Logic is utilized in the design to help with error detection while Dynamic Partial Reconfiguration (DPR) is used for error recovery.
机译：如今，FPGA被用于许多安全关键型应用中。它们主要受到单事件翻转（SEU）的影响，该翻转会翻转存储单元的状态，从而迫使电路产生错误的输出。容错技术用于减轻这些错误。三重模块冗余（TMR）是FPGA中最常用的容错技术之一。但是，选民是一个失败的地方。本文提出了一种故障安全的TMR投票器设计。该投票者将根据其FPGA实现进行分析。 SEU，单事件瞬态（SET）以及单个卡在0（1）的故障都将被考虑。在出现这些故障时，该表决器将始终产生正确的输出或将指示存在错误。设计中使用了交替逻辑，以帮助进行错误检测，而动态部分重配置（DPR）用于错误恢复。

著录项

相似文献

  • 外文文献
  • 中文文献
  • 专利
获取原文

客服邮箱：kefu@zhangqiaokeyan.com

京公网安备：11010802029741号 ICP备案号：京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有

  • 客服微信

  • 服务号