首页> 外文会议>2010 32nd Electrical Overstress/ Electrostatic Discharge Symposium >SPICE simulation methodology for system level ESD design
【24h】

SPICE simulation methodology for system level ESD design

机译:用于系统级ESD设计的SPICE仿真方法

获取原文

摘要

A SPICE simulation methodology to design an isolation impedance network against the residual pulse from IEC 61000–4–2 stress for the system level ESD protection using the TLP data of transient voltage suppressors and IC interface pins is presented. Case studies are used to demonstrate the usage of this methodology.
机译:提出了一种SPICE仿真方法,可使用瞬态电压抑制器和IC接口引脚的TLP数据针对IEC 61000–4–2应力产生的残余脉冲设计隔离阻抗网络,以进行系统级ESD保护。案例研究用于证明此方法的用法。

著录项

相似文献

  • 外文文献
  • 中文文献
  • 专利
获取原文

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号