• 主题
高级搜索  >
历史搜索 清空历史
首页> 外文会议>2011 IEEE Cool Chips XIV >COOL interconnect low power interconnection technology for scalable 3D LSI design
【24h】

COOL interconnect low power interconnection technology for scalable 3D LSI design

机译：可扩展3D LSI设计的COOL互连低功耗互连技术

获取原文
页面导航
  • 摘要
  • 著录项
  • 相似文献
  • 相关主题

摘要

3D multi-chip stacking is a promising technology poised to help combat the “memory wall” and the “power wall” in future multi-core processors. However, as technology scales and the chip sizes increase due to the number of transistors, interconnects have become a major performance bottleneck and a major source of power consumption for microprocessors. In this article, we introduce a TSV-based ultra-wide inter-chip connection technology that enables systems to have lower power consumption, higher scalability in its functionality and performance just by increasing the number/type of chips, allows to be manufactured with much more flexibility, and has a better cost/performance than conventional 2D SoC based designs.
机译：3D多芯片堆叠是一项有前途的技术，有望帮助克服未来多核处理器中的“内存墙”和“电源墙”。但是，随着技术规模的扩大和芯片数量的增加，晶体管的数量越来越多，互连已成为微处理器的主要性能瓶颈和功耗的主要来源。在本文中，我们介绍了一种基于TSV的超宽芯片间连接技术，该技术只需增加芯片的数量/类型，即可使系统具有更低的功耗，更高的功能和性能可扩展性，从而可以制造出大量的芯片。与传统的基于2D SoC的设计相比，它具有更大的灵活性，并具有更好的成本/性能。

著录项

相似文献

  • 外文文献
  • 中文文献
  • 专利
获取原文

客服邮箱：kefu@zhangqiaokeyan.com

京公网安备：11010802029741号 ICP备案号：京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有

  • 客服微信

  • 服务号