• 主题
高级搜索  >
历史搜索 清空历史
首页> 外文会议>International Conference on Emerging eLearning Technologies and Applications >Digital methods of calibration for analog integrated circuits in nanotechnologies
【24h】

Digital methods of calibration for analog integrated circuits in nanotechnologies

机译：纳米技术模拟集成电路校准数字方法

获取原文
页面导航
  • 摘要
  • 著录项
  • 相似文献
  • 相关主题

摘要

This work deals with the influence of increasing rate of integration (i.e. technology downscale) on the main parameters of integrated circuits. Our concerns are focused on calibration methods of analog integrated circuits that can compensate undesired side effects of technology downscale. The paper describes both the general principle of calibration system as well as design requirements for main blocks of the calibration subcircuit. Then, the approach for calibration employment in operational amplifiers is described, where the voltage offset cancellation is of the main concern. Consequently, a specific application of previously described calibration fundamentals is presented. For this purpose, statistical results on the input offset voltage of the operational amplifier are used, where the operational amplifier is realized in 130 nm CMOS technology.
机译：这项工作涉及增加集成速度（即技术低档）对集成电路的主要参数。我们的担忧专注于模拟集成电路的校准方法，这些电路可以补偿技术低档的不希望的副作用。本文介绍了校准系统的一般原则以及校准子狼能的主块的设计要求。然后，描述了用于运算放大器中的校准就业的方法，其中电压偏移消除是主要问题。因此，提出了先前描述的校准基础的特定应用。为此目的，使用对运算放大器的输入偏移电压的统计结果，其中运算放大器在130nm CMOS技术中实现。

著录项

相似文献

  • 外文文献
  • 中文文献
  • 专利
获取原文

客服邮箱：kefu@zhangqiaokeyan.com

京公网安备：11010802029741号 ICP备案号：京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有

  • 客服微信

  • 服务号