Multiple-Valued Reconfigurable VLSI Processor Based on Superposition of Data and Control Signals

著录项

• 来源
  《Multiple-Valued Logic, 2009. ISMVL '09》|2009年|54-59|共6页
• 会议地点 Naha(JP);Naha(JP)
• 作者

  Okada N.; Kameyama M.;

  展开▼
• 作者单位

  Grad. Sch. of Inf. Sci., Tohoku Univ., Sendai;

  展开▼
• 会议组织
• 原文格式 PDF
• 正文语种
• 中图分类
• 关键词

  VLSI; multiplexing; multivalued logic; reconfigurable architectures; 2-to-1 multiplexer; VLSI processor; arithmetic logic controllers; arithmetic logic modules; multiple-valued logic; Digit-serial architecture; Direct allocation; FPGA; Multiple-valued current-mode logic;

  机译：VLSI;多路复用;多值逻辑;可重构架构; 2对1多路复用器; VLSI处理器;算术逻辑控制器;算术逻辑模块;多值逻辑;数字串行架构;直接分配; FPGA;多值电流模式逻辑;