• 主题
高级搜索  >
历史搜索 清空历史
首页> 外文会议>Proceedings of the 19th annual symposium on Integrated circuits and systems design >REDEFIS
【24h】

REDEFIS

机译：REDEFIS

获取原文
获取原文并翻译 | 示例
页面导航
  • 摘要
  • 著录项
  • 相似文献
  • 相关主题

摘要

The growing complexity and production cost of processor-based systems have imposed big constraints in SoC design of new systems. GPPs and ASICs are unable to fit the tight performance or power constraints, or too complex to design in short TAT/TTM. REDEFIS is a HW/SW design platform for high level, efficient implementation of ASIPs/engines for SoC systems. It is composed of a reconfigurable instruction-set processor, capable to redefine its ISA according to the user application written in high level C language, and a set of design tools (an ISA Generator and a retargetable compiler). These processors can be used as flexible engines in embedded MPSoC systems, where its ISA is fully customized and design is done at high level C (no HDL writing is necessary). In this paper we present the Redefis design platform and an implementation of our dynamically reconfigurable ISA processor (codename Vulcan). Our results demonstrate the effectiveness of the system for encryption and bitwise applications.
机译：基于处理器的系统的复杂性和生产成本的不断增长在新系统的SoC设计中施加了很大的限制。 GPP和ASIC无法满足严格的性能或功率限制，或者太复杂而无法在短时间的TAT / TTM中进行设计。 REDEFIS是一个硬件/软件设计平台，可用于SoC系统的ASIP /引擎的高级，高效实现。它由一个可重配置的指令集处理器和一组设计工具（一个ISA生成器和一个可重定目标的编译器）组成，该处理器能够根据以高级C语言编写的用户应用程序重新定义其ISA。这些处理器可以用作嵌入式MPSoC系统中的灵活引擎，在该系统中，其ISA是完全自定义的，并且设计在高级C下完成（无需HDL写入）。在本文中，我们介绍了Redefis设计平台和动态可重新配置的ISA处理器（代号Vulcan）的实现。我们的结果证明了该系统对于加密和按位应用程序的有效性。

著录项

相似文献

  • 外文文献
  • 中文文献
获取原文

客服邮箱：kefu@zhangqiaokeyan.com

京公网安备：11010802029741号 ICP备案号：京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有

  • 客服微信

  • 服务号