文摘
英文文摘
第1章绪论
1.1引言
1.2无线通信系统设计技术的发展与未来
1.2.1片上系统技术
1.2.2未来发展技术——片上无线电技术
1.3本研究的意义和工程应用价值
1.4本论文的主要工作
第2章CDMA2000的通信系统原理与新技术
2.1 CDMA技术发展简介
2.2 CDMA的通信系统原理
2.3 CDMA2000主要新技术
2.3.1多种射频信道带宽
2.3.2 Turbo码
2.3.3前向快速功率控制
2.3.4前向链路发射分集
2.3.5反向相干解调
2.3.6增强的媒体接入控制功能
2.4本章小结
第3章CDMA20001 X反向链路的信道结构及特性
3.1 CDMA2000 1X反向信道结构
3.2反向公用物理信道
3.3反向导频信道和功率控制子信道
3.4反向专用控制信道(R-DCCH)
3.5反向基本信道(R-FCH)和反向补充信道(R-SCH)
3.6反向业务信道的扩频调制
3.7反向链路的主要特性
3.7.1连续波形
3.7.2不同长度的Walsh序列正交信道
3.7.3速率匹配
3.7.4反向功率控制
3.8本章小结
第4章CDMA2000 1X反向链路信道的系统仿真
4.1反向业务信道编码结构的仿真
4.2反向业务信道调制的仿真
4.3本章小结
第5章CDMA2000 1 X反向链路数字基带调制模块的SOC设计
5.1反向链路扩频调制的SOC总体设计
5.2控制接口模块设计
5.3 FIFO信道数据缓冲模块设计
5.4并串转换模块设计
5.5 Walsh函数编码模块设计
5.6反向链路差错编码信道设计
5.6.1帧指示位CRC编码设计
5.6.2卷积编码模块的设计
5.6.3编码符号速率匹配设计
5.6.4交织编码模块的设计
5.7反向链路复扩频调制模块的设计
5.7.1 PN短码的设计
5.7.2 PN长码发生器设计
5.7.3复扩频调制模块的设计
5.8反向链路FIR滤波器设计
5.8.1 FIR滤波器的总体设计
5.8.2 FIR滤波器的地址译码器的设计
5.8.3 FIR滤波器的存储器设计
5.8.4 FIR滤波器的加法器设计
5.9本章小结
第6章8位RSIC结构体系的CPU设计
6.1 8位RSIC体系结构的CPU功能及组成
6.2 CPU的算术逻辑运算单元设计
6.3 CPU内部寄存器组的设计
6.4 CPU的指令译码模块设计
6.5 CPU的程序计数器及堆栈存储器模块设计
6.6 CPU内部的定时器设计
6.7状态总线控制器、数据总线、状态总线模块设计
6.8 CPU的外部接口模块设计
6.9外部程序存储器模块设计
6.10本章小结
第7章片上系统仿真与测试
7.1系统级芯片APEX20K器件的介绍
7.2系统级芯片APEX20KE器件的结构
7.2.1 MegaLAB结构
7.2.2逻辑阵列块(LAB)
7.2.3逻辑单元(LE)
7.2.4嵌入式系统块(ESB)
7.2.5快速通道(FastTrack)互连
7.2.6 I/O单元(IOE)
7.3片上系统的仿真设计
7.4片上系统的硬件测试电路设计
7.4.1片上系统的开发板设计
7.5本章小结
结论
参考文献
攻读硕士学位期间发表的论文和取得的科研成果
致 谢
附录CDM2000 1X扩频调制片上系统设计电路图
哈尔滨工程大学;
