首页> 中文学位 >基于SPARC架构面向确定性重演的多核访存竞争记录方法的研究
【6h】

基于SPARC架构面向确定性重演的多核访存竞争记录方法的研究

代理获取

目录

封面

中文摘要

英文摘要

目录

第1章 绪论

1.1课题来源及研究的目的与意义

1.2国内外研究现状

1.3论文的主要内容

第2章 高速缓存一致性协议与多核不确定性的研究

2.1基于SPARC的多核片上处理器技术

2.2高速缓存一致性协议

2.3多核不确定性及确定性重演技术

2.4多核系统模拟器验证仿真平台

2.5本章小结

第3章 面向确定性重演的访存竞争记录方法

3.1访存竞争记录的相关背景

3.2高速缓存MESI一致性协议

3.3硬件辅助的访存竞争记录方法设计

3.4本章小结

第4章 系统仿真实现与结果分析

4.1基于SIMICS+GEMS仿真平台的搭建

4.2仿真测试环境关键配置参数及测试项目

4.3仿真评估结果

4.4本章小结

结论

参考文献

攻读学位期间发表的学术论文

声明

致谢

展开▼

摘要

在电子信息技术的不断发展进步的今天,人们对高性能计算机的需求越来越强。然而受材料、加工工艺和散热功耗等原因的限制,通过不断提高CPU主频而提升处理器性能的设计模式变得愈来愈困难,因此业界逐渐转向了在单个芯片上集成多个处理器的片上多核处理器结构。与此同时也带来了某些在单核心处理器架构中不会出现的新问题,由多核系统的访存竞争导致的多核不确定性问题就是其中之一,这个问题逐渐成为计算机多核系统结构与并行计算中研究的热点领域之一。
  现有的多核架构下的Cache一致性协议能有效的防止并行程序共享内存中数据的不一致,但是对多线程间访存的顺序没有控制。也就是说如果程序员在程序中对各处理器内部高速缓存的共享数据的访问未采取严格的同步措施,就可能会使程序出现违反期望执行顺序的Bug,即在相同的输入情况下多次执行的输出可能不同。为了解决这一难题,人们提出了确定性重演技术,该技术是指在存在并发错误的并行程序的某次执行过程中记录必要的线程执行信息,然后在程序的第二次执行过程中索引这些信息,并强制程序按照相同的方式或顺序执行,以确保此次执行的结果和前次执行的相同。
  本文在理解了了SPARC架构、Cache一致性协议的基础上,针对共享存储式CMP架构的片上多核SPARC系统在并发地访问共享数据时出现访存竞争从而导致的多核不确定性问题进行研究,提出了一种硬件辅助的面向确定性重演的访存竞争记录方法——ERTR方法。该方法法采用了基于滑动窗口的分块约减竞争序的思想,通过先对各个处理器线程的指令进行分块记录并约减掉冗余的竞争序,再引入RTR方法中的滑动窗口思想进行替换性约减,因此能够实现对访存竞争序更为高效的约减。最后,通过搭建SIMICS+GEMS的仿真测试平台,创建UltraSPARC架构四核处理器虚拟机对ERTR方法进行验证测试,测试的项目是SPLASH-2并行程序集,在日志记录空间大小、时间开销、带宽开销等方面与其他方法进行对比测试,实验结果表明ERTR方法的是一种正确高效的访存冲突记录方法。

著录项

相似文献

  • 中文文献
  • 外文文献
  • 专利
代理获取

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号