嵌入式动态锁存比较器与芯片级ESD设计

代理获取

页面导航

目录
摘要
著录项
相似文献
相关主题

摘要

低功耗MEMS传感器伺服电路ASIC芯片是将电容的变化通过测量电路转换成电信号的变化，并将这个电信号进行去噪放大然后输出的专用读出电路芯片。嵌入式动态锁存器主要用来比较5阶sigma-delta调制器的输出信号与零电位的参考信号，输出二进制信号，提供给ASIC芯片数字部分作为时序产生模块模式控制信号。本文是在国家十二五重大专项(20112x05008-005-04-02)的资助下完成的，项目要求：嵌入式动态锁存比较器为5V和-5V的双电源供电，工作速度128KHz，可分辨5mV以下电压，功耗小于1mW。
　　本文在分析目前比较器发展趋势，研究传统比较器基本原理和结构的基础上，根据项目要求设计了嵌入式动态锁存比较器；同时，根据比较器设计要求，研究芯片级ESD保护电路的工作原理和选型原则，并设计了全芯片ESD防护网络。具体研究工作如下：
　　设计了一种不带失调存储电路及多级前置运算放大器的嵌入式动态锁存比较器电路，以其简单的结构，克服了传统方法带来的电路复杂、整体功耗大、芯片面积大等缺陷；同时，这种结构采用一套可控时钟信号，减小了芯片功耗。设计中运用最小摆幅电路SMC、正反馈latch结构，减小了输入失调电压，提高了电路精度。在嵌入式动态锁存比较器的版图设计中，对差分对管和电流源部分版图的匹配进行相应优化。差分输入对管采用四方交叉版图方法，匹配寄生电容电阻,提高差分输入对管的匹配程度；电流源版图采用共质心的中心对称方法来做匹配，更好的减小了热效应和工艺线性梯度的影响。
　　设计了输入级ESD保护电路、输出级ESD保护电路和电源箝位ESD保护电路，实现了全芯片ESD保护网络构架。在全芯片ESD保护电路的版图设计中，通过对ESD网络放电路径的分析，结合ESD器件流片经验，对ESD版图画法作了相应优化，以得到更佳的静电防护效果。
　　嵌入式动态锁存比较器已在MXIC 0.5μm CMOS标准工艺上得以流片实现，测试表明，128KHz的时钟频率下，输入失调电压9mV,分辨率2.63mV,芯片面积130μm×225μm，最小功耗仅49μW，均满足了工程需求。全芯片ESD保护电路也在同一工艺上流片实现。

著录项

作者
谢晶;
展开▼
作者单位

湘潭大学;

展开▼
授予单位湘潭大学;
学科微电子学与固体电子学
授予学位硕士
导师姓名金湘亮;
年度 2013
页码
总页数
原文格式 PDF
正文语种中文
中图分类专用集成电路;存贮器;
关键词
嵌入式动态锁存比较器; 结构设计; ESD芯片; 存储电路; 热效应;

相似文献

中文文献
外文文献
专利

1. 高速低功耗CMOS动态锁存比较器的设计 [J] . 李靖坤 ,杨骁 ,陈国晏 . 华侨大学学报（自然科学版） . 2018,第004期
2. 一种高速开关电容动态锁存比较器分析与设计 [J] . 范晓捷 ,黄峰 ,魏斌 . 电子与封装 . 2012,第006期
3. 低压低功耗动态锁存比较器技术进展 [J] . 裴志军 ,王雅欣 . 天津职业技术师范大学学报 . 2018,第003期
4. 低压低功耗动态锁存比较器技术进展 [J] . 裴志军 ,王雅欣 . 天津职业技术师范大学学报 . 2018,第003期
5. 高精度SC PIPELINED ADC预放大锁存比较器的析与设计 [J] . 李扬 ,吴金荣 ,刘磊 . 电子技术应用 . 2012,第004期
6. CMOS高速高精度预放大锁存比较器 [C] . 葛桐山 ,郭跃伟 . 2009四川省电子学会半导体与集成技术专委会学术年会 . 2009
7. 双电流锁存比较结构的14位SAR ADC设计 [A] . 吕美多 . 2018

嵌入式动态锁存比较器与芯片级ESD设计

目录

摘要

著录项

相似文献

相关主题

期刊订阅