应用于阵列式时间数字转换器的D触发器设计

声明

摘要

第一章 绪论

1．1 研究背景与意义

1．2 国内外研究现状及发展趋势

1．3 研究内容与设计指标

1．3．1 研究内容

1．3．2 设计指标

1．4 论文组织结构

第二章 DFF模型分析

2．1 DFF动态特性

2．1．1 DFF应用类型

2．1．2 建立保持时间

2．1．3 DFF数据锁存误码

2．1．4 传输延迟

2．2 动态主从型DFF

2．2．1 经典电路结构

2．2．2 经典结构建立时间

2．2．3 经典结构保持时间

2．2．4 经典结构建立保持

2．2．5 经典结构传输延迟

2．2．6 TSPC电路

2．3 半静态主从型DFF

2．3．1 建立保持时间

2．3．2 传输延迟

2．4 灵敏放大器型DFF

2．4．1 建立保持时间

2．4．2 传输延时

2．5 不同结构DFF动态特性对比

2．6 本章小结

第三章 低锁存误码DFF设计

3．1 半静态主从式DFF

3．1．1 结构改进

3．1．2 反相传输门与三态门的对比

3．1．3 驱动力

3．2 经典动态主从式DFF

3．2．1 经典结构

3．2．2 晶体管漏电分析

3．3 TSPC

3．3．1 毛刺问题

3．3．2 电路结构改进

3．3．3 参数优化

3．3．4 仿真分析

3．4 灵敏放大器型DFF

3．4．1 基本灵敏放大器型SAFF

3．4．2 改进灵敏放大器SAFF1

3．5 本章小结

第四章 版图设计与后仿真验证

4．1 DFF版图设计

4．1．1 半静态主从式DFF

4．1．2 动态主从式DFF

4．1．3 TSPC

4．1．4 灵敏放大器型

4．2 后仿真分析

4．2．1 寄生参数提取与优化

4．2．2 动态主从式DFF

4．2．3 半静态主从式DFF

4．2．4 灵敏放大器型

4．3 本章小结

第五章 DFF芯片测试与验证

5．1 测试电路设计

5．2 测试准备

5．2．1 待测芯片

5．2．2 PCB设计

5．2．3 测试台搭建

5．3 芯片测试

5．4 本章小结

第六章 总结与展望

6．1 论文总结

6．2 研究展望

参考文献

致谢

攻读硕士学位期间发表的论文