首页> 中文学位 >深亚微米级CMOS数字广播无线接收前端中频率综合器的研究
【6h】

深亚微米级CMOS数字广播无线接收前端中频率综合器的研究

代理获取

目录

声明

摘要

第1章 绪论

1.1 研究背景

1.1.1 模拟广播的数字化

1.1.2 各类型数字广播的比较

1.1.3 无线数字广播中频率综合器的研究现状

1.2 课题研究的意义与难点

1.2.1 课题研究的意义

1.2.2 本课题研究的目的

1.3 无线数字广播频率综合器设计难点与解决方案

1.4 论文的组织结构与主要贡献

参考文献

第2章 锁相环频率综合器的系统研究与设计

2.1 引言

2.2 锁相环基本结构

2.3 锁相环频率综合器的线性模型

2.3.1 Ⅰ型锁相环

2.3.2 Ⅱ型锁相环

2.4 锁相环指标及结构设计

2.5 锁相环的稳定性与时域响应

2.6 电荷泵锁相环相位噪声特性

2.7 频率综合器系统仿真

2.8 本章小结

参考文献

第3章 宽带低噪声压控振荡器的研究与设计

3.1 引言

3.2 VCO的分类

3.3.1 环形振荡器(Ring Oscillator)

3.3.2 LC-VCO

3.3.3 弛张振荡器(复振器)

3.3 VCO设计指标

3.4 LC-VCO基本原理及结构

3.4.1 LC-VCO的基本原理

3.4.2 宽带LC-VCO的基本结构

3.5 相位噪声基本理论及优化方法

3.5.1 相位噪声的定义

3.5.2 相位噪声的来源

3.5.3 相位噪声模型

3.5.4 抑制闪烁噪声上转换的技术手段

3.6 数字广播接收机中的VCO设计

3.6.1 电路拓扑选择

3.6.2 固定电容阵列设计

3.6.3 变容管的选择与设计

3.6.4 电感选择

3.6.5 调谐范围分析

3.6.6 相位噪声优化

3.6.7 自动频率校准(AFC)电路设计

3.7 仿真与测试结果分析

3.8 本章小结

参考文献

第4章 高速可编程分频器的研究与设计

4.1 引言

4.2 高速宽带双模预分频器的研究与设计

4.2.1 高速双模预分频器的基本结构

4.2.2 预分频器设计指标

4.2.3 双模预分频器中触发器的实现

4.2.4 分频器的噪声与抖动

4.2.5 双模预分频的设计

4.3 吞吐脉冲计数器的研究与设计

4.4 测试结果分析

4.5 本章小结

参考文献

第5章 鉴频鉴相器与电荷泵的研究与设计

5.1 引言

5.2 鉴频鉴相器的研究与设计

5.2.1 PFD工作原理

5.2.2 PFD相关指标

5.2.3 PFD的噪声贡献

5.2.4 PFD设计

5.3 电荷泵的研究与设计

5.3.1 CP工作原理

5.3.2 CP相关指标

5.3.3 电荷泵的噪声

5.3.4 电荷泵的非理想特性

5.3.5 CP设计

5.4 测试结果分析

5.5 本章小结

参考文献

第6章 正交多模分频器的研究与设计

6.1 引言

6.2 正交信号产生原理

6.2.1 4路正交产生原理

6.2.2 8路正交产生原理

6.3 正交分频器设计指标

6.4 谐波抑制系统原理及实现

6.4.1 谐波抑制原理

6.4.2 除2链的设计与实现

6.4.3 正交4分频器的研究与设计

6.4.4 输出占空比调节设计与实现

6.5 奇数模分频原理及实现

6.6 L波段正交信号规划及实现

6.7 测试结果分析

6.8 本章小结

参考文献

第7章 频率综合器芯片集成与系统验证

7.1 锁相环频率综合器的芯片集成

7.1.1 频率综合器芯片集成

7.1.2 相关测试结果与分析

7.2 数字广播接收系统级验证

7.2.1 系统搭建

7.2.2 相关测试结果

7.3 本章小结

参考文献

第8章 总结与展望

8.1 本文的主要工作总结

8.2 后续工作及展望

攻读博士学位期间已发表论文目录

攻读博士学位期间获奖

致谢

展开▼

摘要

广播与通信的数字化一直以来都是无线通信技术发展的重要方向。近年来出现了许多数字广播标准,如DRM(Digital Radio Mondiale)和DAB(Digital Audio Broadcasting)。本文主要对数字广播接收机芯片中的频率综合器进行分析研究,基于SMIC0.18μmCMOS工艺设计完成了适用于数字广播系统的锁相环频率综合器模块,并进行了流片验证,最终与接收芯片进行了系统级测试与验证。
  本文主要研究内容创新点为:
  1.对目前主流的锁相环结构进行了分析与设计,根据数字广播中频率综合器的设计指标,选择了整数分频电荷泵锁相环结构,进行了模块参数制定与优化,对各模块指标进行了分配并进行了行为级的仿真。
  2.对LC调谐的压控振荡器(LC-VCO)进行了研究与设计。基于LTI模型与LPVT模型对相位噪声的产生机理与优化手段进行深入研究与分析,提出通过插入漏极电阻进行相位噪声优化的方法,并进行相关的定量分析;针对所需频段,对谐振腔电容及电感的数值比例进行定量计算与仿真,优化了无源器件的结构与参数。针对所设计的LC-VCO调谐范围与控制模式,设计并实现了基于查找表的自动频率校准模块。电路采用中芯国际SMIC0.18μm RF-CMOS工艺实现,对芯片进行键合测试。测试结果表明:设计的LC-VCO达到设计指标,并且具有优越的相位噪声特性,自动频率校准模块能够完成校准功能。
  3.对锁相环反馈分频器进行了研究与设计。针对数字广播系统的特殊性,反馈分频器具有分频比大、分频范围宽等特点。针对系统要求,本文设计了适用于宽带VCO输出信号的电流模逻辑(CML)结构双模预分频器,并对其噪声抖动性能进行分析与研究;针对PS计数器模块,本文设计了适用于毛刺抑制的触发器结构。电路采用中芯国际SMIC0.18μm RF-CMOS工艺实现,对芯片进行键合测试。测试结果表明:所设计的电路能够在宽频带输入情况下完成分频功能。
  4.对鉴频鉴相器与电荷泵进行了研究与设计。本文采用无死区PFD结构,采用差分信号控制电荷泵电流的充放电;通过分析电荷泵的非理想特性对输出杂散的影响,提出了双误差放大器电荷泵结构,优化其电流失配性能。电路采用中芯国际SMIC0.18μm RF-CMOS工艺实现,对芯片进行键合测试。测试结果表明:所设计的鉴频鉴相器逻辑正确且无死区,所设计的电荷泵结构改善了输出电流失配特性。
  5.对输出正交分频器进行了研究与设计。基于本振方波叠加原理,对谐波混频与谐波抑制原理进行分析与研究,设计了适用于谐波抑制混频器的正交分频器模块,该模块针对低频本振能提供8路正交信号,以构成谐波抑制混频器所需的伪正弦信号。针对L波段高频本振,则产生4路25%占空比的信号,以提高混频器的转换增益。电路采用中芯国际SMIC0.18μm RF-CMOS工艺实现,对芯片进行键合测试。测试结果表明:正交分频器能够正确输出所需正交信号,并且配合谐波抑制混频器能够改善对三次与五次谐波的抑制特性。
  6.对所设计的锁相环进行了芯片集成,实现了完整的锁相环功能,并且配合射频通道模块进行了整体接收机芯片的集成,最终实现了完整的数字广播接收系统,并给出了相关测试结果。在实验室环境下,成功实现了数字音频信号的无线传输与接收。

著录项

相似文献

  • 中文文献
  • 外文文献
  • 专利
代理获取

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号