一种三段式高精度宽量程时间数字转换电路设计

声明

摘要

第一章 绪论

1．1 研究背景与意义

1．2 国内外研究现状与发展趋势

1．2．1 国内外研究现状

1．2．2 发展趋势

1．3 研究内容与设计指标

1．3．1 研究内容

1．3．2 设计指标

1．4 论文组织结构

第二章 TDC量化原理与方法

2．1 时间数字转换量化原理

2．2 单一模式TDC结构

2．2．1 计数器型TDC结构

2．2．2 延迟型TDC

2．2．3 压控延迟型TDC

2．2．4 差模延迟线型TDC

2．3 两段式TDC组合原理

2．3．1 两段式TDC组合方式

2．3．2 两段式TDC无缝衔接约束

2．4 本章小结

第三章 TDC非理想特性分析

3．1 TDC非理想时钟特性

3．1．1 非理想时钟特性表征

3．1．2 各种时钟结构理想特性比较

3．2 非理想状态锁存

3．2．1 误码根源分析

3．2．2 不同译码电路的误码比较

3．2．3 不同译码电路误码率评判模型

3．3 基于非理想约束的时钟信号选择

3．4 本章小结

第四章 三段式TDC电路设计

4．1 三段式TDC系统理论基础

4．1．1 多段式TDC设计理论

4．1．2 三段式TDC设计方法

4．2 三段式TDC系统架构与电路设计

4．2．1 三段式TDC系统架构

4．2．2 三段式TDC电路设计

4．3 电路模块设计

4．3．1 Dual-DLL电路

4．3．2 双模式高段位LFSR计数器

4．3．3 中段量化后剩余时间提取电路

4．3．4 低段位Venier-TDC电路

4．3．5 初相调整电路

4．3．6 延迟单元电路设计

4．4 本章小结

第五章 三段式TDC系统仿真与版图设计

5．1 仿真环境与条件

5．2 三段式TDC关键模块仿真分析

5．2．1 Dual-DLL模块仿真分析

5．2．2 边沿预处理电路仿真分析

5．2．3 低段位电路仿真分析

5．2．4 低段位环振稳定性对比仿真分析

5．2．5 单位延迟单元仿真分析

5．2．6 译码电路仿真分析

5．3 三段式TDC系统仿真分析

5．4 三段式TDC版图设计

5．4．1 TDC电路版图设计中的注意事项

5．4．2 整体电路版图设计

5．5 本章小结

第六章 TDC测试验证

6．1 测试环境与平台

6．1．1 测试仪器与测试平台

6．1．2 PCB测试准备

6．2 芯片功能测试

6．2．1 激励信号测试

6．2．2 高精度TDC功能测试

6．2．3 测试数据读出平台

6．3 数据测试及分析

6．4 性能对比与结果分析

6．5 本章小结

第七章 总结与展望

7．1 总结

7．2 展望

参考文献

致谢

攻读硕士学位期间发表的论文