首页> 中文学位 >应用于GFSK开环调制的频率综合器及数模转换电路的设计
【6h】

应用于GFSK开环调制的频率综合器及数模转换电路的设计

代理获取

目录

封面

声明

中文摘要

英文摘要

目录

第一章 绪 论

1.1 研究背景与意义

1.2 国内外研究现状

1.3 基于环路的发送器结构

1.4 论文的主要工作与章节安排

第二章 PLL频率综合器的基本理论

2.1频率综合器的结构分类

2.2 电荷泵PLL频率综合器的分析

2.3 PLL的线性模型与稳定性分析

2.4 PLL的噪声分析

2.5 本章小结

第三章 基于Verilog(A)的系统级设计与仿真

3.1环路参数的设计

3.2 VerilogA行为级描述语言

3.3 基于Verilog(A)的电路模型的设计与仿真

3.4 系统级仿真验证

3.5 本章小结

第四章 PLL频率综合器的设计与仿真

4.1 PFD的设计与仿真

4.2 电荷泵的设计与仿真

4.3 VCO的设计与仿真

4.4 环路分频器的设计与仿真

4.5 频带切换电路的设计与仿真

4.6 PLL的系统级仿真

4.7 本章小结

第五章 数模转换电路的设计

5.1 GFSK调制

5.2 DAC的电路设计

5.3 LPF的电路设计

5.4 数模转换电路的仿真

5.5 本章小结

第六章 版图设计与样片测试验证

6.1 版图设计规则

6.2 整体电路的版图设计

6.3 样片测试

6.4 本章小结

第七章 总结与展望

7.1 工作总结

7.2 未来工作展望

参考文献

硕士期间发表论文

附录A PFD的VerilogA代码

附录B 电荷泵的VerilogA代码

附录C VCO的VerilogA代码

附录D频带切换电路的Verilog代码

致谢

展开▼

摘要

近几年来,随着无线通信、智能家居以及移动终端的迅猛发展,作为其中的核心模块,无线收发机已成为研究热点,其发展越来越趋向于高性能、全集成化、低功耗和低成本。
  本文围绕应用于780MHz频段无线收发芯片中高斯频移键控(GFSK)开环调制的全集成低功耗的频率综合器以及数模转换电路开展研究与设计。在GFSK开环调制系统中,采用全集成的可编程锁相环(PLL)频率综合器提供高精度的载波信号;为完成对载波的频率调制,并实现GFSK调制系数可编程,设计了幅度可编程的10位数模转换器及-3 dB带宽可编程配置的低通滤波器,将高斯滤波器输出的数字域预调制信号转换成模拟调制电压信号。芯片测试结果表明,频率综合器的锁定范围为750MHz~930MHz,在典型频率条件下(780MHz),相位噪声性能为:-80.55dBc@25KHz,-88.13dBc@100KHz,-107.82dBc@1.24MHz,参考杂散为-80.56dBc@25KHz。数模转换电路的调制电压范围为0.9~1.318V,并有效完成对载波的频率调制。在典型频率条件下,PLL频率综合器的功耗为2.64mA*1.8V,数模转换电路的功耗为1.1mA*1.8V。

著录项

相似文献

  • 中文文献
  • 外文文献
  • 专利
代理获取

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号