首页> 中文学位 >基于复杂可编程逻辑器件及用VHDL语言编程的数字频率计的设计
【6h】

基于复杂可编程逻辑器件及用VHDL语言编程的数字频率计的设计

代理获取

目录

文摘

英文文摘

引言

第一部分硬件电路设计

§1.1系统组成

§1.2键盘接口电路

§1.3显示电路

§1.4电源模块

§1.5测频模块的工作原理及设计

1.5.1 CPLD的结构与功能介绍

1.5.2 CPLD引脚分布

1.5.3测量原理

1.5.4 CPLD模块逻辑设计

1.5.5功能模块电路的设计

§1.6单片机主控模块

1.6.1 AT89C51单片机性能

1.6.2单片机控制电路

§1.7其它电路

第二部分软件设计

§1 MAX+plusⅡ概述

§2.MAX+plusⅡ使用VHDL实现系统功能的全过程

2.1电子系统的设计方法

2.2“自顶向下”与“自底向上”的设计方法

2.3 VHDL语言简介

2.4本系统的顶层模块

§3 CPLD模块仿真

§4下载验证

§5单片机的汇编语言编程

5.1单片机主程序

5.2键盘扫描子程序

5.3时间值输入子程序

5.4计算及数值转换子程序

§6测频精度分析及实验测试

§7小结

参考文献

致谢

攻读硕士学位期间发表论文

展开▼

摘要

该课题的数字频率计设计,采用自上向下的设计方法,用AT89C51单片机作为系统的主控部件,实现整个电路的测试信号控制、数据运算处理、键盘扫描和控制数码管的显示输出.一块复杂可编程逻辑器件CPLD(Complex Programmable Logic Device)芯片EPM7128SLC84-15完成各种时序逻辑控制、计数功能.在MAX+PLUS II平台上,用VHDL语言编程完成了CPLD的软件设计、编译、调试、仿真和下载.在AT89C51单片机控制下,当打开闸门信号时,被测信号经过放大、整形后与系统提供的50MHz基准时钟信号同时送入CPLD的两个输入端计数,当闸门信号关闭时,CPLD内的两套32位计数器同时停止计数,单片机将计数器的计数值分为四次读入其内存进行运算处理,并将结果输出显示.通过对8只按键的选择,该系统除了能够测试输入信号的频率外,还可以测方波信号宽度及高、低电平的占空比.AT89C51单片机内含128字节RAM和4K字节快闪存储器(Flash Memory),因此,全部控制程序可装入单片机.系统将单片机AT89C51的控制灵活性及CPLD芯片的现场可编程性相结合,不但大大缩短了开发研制周期,而且使该系统具有结构紧凑、体积小,可靠性高,测频范围宽、精度高等优点.

著录项

  • 作者

    张永艳;

  • 作者单位

    内蒙古大学;

  • 授予单位 内蒙古大学;
  • 学科 信号与信息处理
  • 授予学位 硕士
  • 导师姓名 李树华;
  • 年度 2004
  • 页码
  • 总页数
  • 原文格式 PDF
  • 正文语种 中文
  • 中图分类 微处理机;
  • 关键词

    EDA技术; 单片机; CPLD; 频率计;

相似文献

  • 中文文献
  • 外文文献
  • 专利
代理获取

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号