基于PCI总线的高级在轨系统帧同步信号发送器的FPGA设计

摘要

Abstract

第一章 引言

1.1 课题背景

1.1.1 高级在轨系统(AOS)

1.1.2 FPGA简介

1.1.3 VHDL简介

1.1.4 EDA技术

1.2 课题主要内容

1.3 课题的意义

1.4 本论文章节安排

第二章 帧同步信号发送器的总体设计

2.1 总体方案

2.2 开发工具QuartusII简介

2.3 Cyclone器件

2.4 FPGA开发板简介

第三章 帧同步信号发送器的硬件设计与实现

3.1 FIFO1模块的硬件实现

3.2 BUSMUX模块

3.3 空帧填充模块

3.3.1 ROM模块

3.3.2 时序控制器

3.3.3 产生数据源切换信号

3.4 FIFO2模块

3.5 并串转换模块

3.5.1 移位时序控制器

3.5.2 产生装载信号

3.5.3 移位寄存器SR

3.6 位同步脉冲产生模块

3.7 分频模块

3.8 总体硬件设计

3.9 时序性能分析

第四章 PCI局部总线研究

4.1 PCI总线综述

4.2 PCI总线信号的定义

4.2.1 系统信号定义

4.2.2 地址和数据信号定义

4.2.3 接口控制信号

4.2.4 仲裁信号

4.2.5 错误报告信号

4.2.6 中断信号

4.3 PCI命令

4.4 PCI总线的传输机制

4.5 PCI的编址

4.6 PCI配置寄存器以及访问

4.7 PCI总线读写访问时序

4.7.1 配置读访问时序

4.7.2 PCI配置写访问时序

4.7.3 I/O空间和存储器空间读访问时序

4.7.4 I/O空间和存储器空间写访问时序

第五章 PCI总线控制器的设计与实现

5.1 PCI目标设备总线控制器的基本功能

5.2 PCI目标设备总线控制器的设计

5.2.1 生成奇偶校验位

5.2.2 检测奇偶校验位

5.2.3 配置空间寄存器

5.2.4 命令寄存器和地址计数器

5.2.5 控制目标设备的状态

5.2.6 PCI目标设备总线控制器

第六章 基于PCI的帧同步信号发送器的FPGA实现

6.1 总体设计的FPGA实现

6.2 课题设计过程中的难点和解决办法

6.2.1 毛刺现象

6.2.2 门控时钟

6.2.3 多时钟系统

第七章 Windows驱动和应用程序

第八章 总结

参考文献

附录A 帧同步发送器原理图

附录B PCI内核与用户模块连接图

致谢

作者简介