基于FIR滤波器的时域交织A/D转换器校准技术研究

代理获取

页面导航

目录
摘要
著录项
相似文献
相关主题

摘要

模数转换器的高速高精度化一直是人们的不懈追求。作为模拟域和数字域的沟通桥梁，模数转换器的性能提高一直面临许多挑战。在高速信号处理领域，工艺等因素极大程度的限制了模数转换器的转换速率。所以人们开始探索时域交织结构的实现方式。该结构可使ADC采样率成倍提高，因此迅速得到了广泛应用。然而时域交织的结构中各个子通道的性能存在失配，这些失配对系统的性能产生了严重影响。因此准确高效的校准时域交织ADC的失配误差变的尤为重要。而随着数字电路集成度的逐渐提升，时域交织ADC的数字后台校准技术已成为学术和工业界的研究热点。本文阐述了目前时域交织ADC的发展现状，并分析了时域交织ADC的主要误差源。首先建立了误差失配模型。然后通过对时域交织ADC子通道失配模型（偏置失配、增益失配、采样时间失配）的分析，设计了一个基于LMS-FIR和差值滤波器的四通道时域交织ADC数字后台校准算法。使用LMS校准算法迭代收敛迅速，能够大幅减少失配误差造成的性能损失。本文通过MATLAB平台对算法进行了性能仿真。采样系统输入信号频率为12.55MHz，系统采样频率为800MHz，单通道采样频率为200MHz。以此为模型对校准前后输出信号进行频域分析。从校准前后的频谱图对比可以看出，校准之后输出信号的全局噪声显著减少，性能显著提升。其信噪比SNR提升了33.17dB，有效位数ENOB提升了5.51位。对算法进行RTL编写后进行Modelsim仿真，校准前后其输出信号的SNR提升了33.05dB，有效位数ENOB提升了5.49位。最后，使用SMIC0.18μm1P6M工艺库对电路进行综合和后端物理实现，综合后时序单元和组合逻辑的面积约为202117μm2。芯片预估的总面积约为3337293μm2。总的动态功耗约为49.4964mW，其中内部功耗占到了92%，开关功耗占8%，而泄漏电流引起的静态功耗只有约3.9597μW。APR物理实现后芯片大小为510×510μm2。最后进行版图物理验证和时序验证，准确验证了设计的数字校准模块的逻辑正确性、物理实现合理性和时序收敛性。

著录项

作者
李季;
展开▼
作者单位

西安电子科技大学;

展开▼
授予单位西安电子科技大学;
学科软件工程
授予学位硕士
导师姓名朱樟明,刘洪涛;
年度 2018
页码
总页数
原文格式 PDF
正文语种中文
中图分类基本电子电路;
关键词
FIR滤波器; 时域交织; 转换器;

相似文献

中文文献
外文文献
专利

1. 一种全数字前馈式时间交织模数转换器时间误差后台校准算法 [J] . 邓红辉 ,闫辉 ,肖瑞 . 电子与信息学报 . 2020,第002期
2. 基于CORDIC算法的时域交织结构NCO设计 [J] . . 电子设计工程 . 2019,第002期
3. 基于记忆多项式的时间交织模数转换器自适应非线性失配校正方法 [J] . 刘素娟 ,张仲侯 . 电子与信息学报 . 2021,第012期
4. 基于PC软件的时间交织ADC误差校准 [J] . 许川佩 ,王露生 . 计算机工程与设计 . 2019,第006期
5. 基于FPGA的超高速时间交织ADC后台校准技术 [J] . 白文帅 ,武锦 ,吴旦昱 . 电子学报 . 2018,第008期
6. 时域宽带波束形成的内插FIR滤波器设计 [C] . 郭祺丽 ,孙超 ,杨益新 . 2005年全国水声学学术会议 . 2005
7. 高速四通道时域交织混合结构模数转换器关键技术研究 [A] . 任晓倩 . 2019

基于FIR滤波器的时域交织A/D转换器校准技术研究

目录

摘要

著录项

相似文献

相关主题

期刊订阅