快速锁定低抖动电荷泵锁相环的研究与设计

代理获取

页面导航

目录
摘要
著录项
相似文献
相关主题

摘要

随着集成电路的发展，芯片集成度越来越高，而且数字芯片的工作频率也越来越高，因此对应用在时钟恢复电路、频率合成器、偏移减小电路等芯片中的 PLL的工作性能提出了更高的要求。CPPLL是一种数模混合 PLL，其结构简单、理论上具有零静态相位，因此应用广泛，所以研究减小CPPLL的锁定时间与输出抖动具有重要意义。
　　论文首先介绍了CPPLL的基本工作原理和CPPLL输出抖动的线性叠加原理，总结了CPPLL减小输出抖动的方法，还研究了CPPLL实现快速锁定的常用方法，并且提出了一种可减小CPPLL环路锁定时间的初始化电路，该初始化电路结构简单，晶体管少，不显著增加CPPLL的版图面积。为减小环路锁定时间，引入非线性鉴频鉴相器，其在输入相位差在[π,2π]时，鉴频鉴相器输出与输入不成线性关系，而一直保持最大输出，因此可加快环路锁定。设计了一充放电电流匹配良好的电荷泵，并且为提高其充放电电流的匹配度，将CPPLL锁频范围内的VCO控制电压设置在地到电源电压中间处，减小电荷泵输出电压变化对电荷泵输出电流的影响。全差分环形振荡器可抑制共模噪声，所以设计了一全差分环形振荡器来减小输出抖动。为了减小电源抖动的影响，设计了一LDO线性稳压器给CPPLL各模块供电减小电源抖动的影响，同时该 LDO线性稳压器带增强瞬态电流效率缓冲级，可以减小电路功耗，增强 LDO线性稳压器的瞬态响应。通过以上方法，设计了一款快速锁定低抖动的CPPLL。
　　基于0.35μm CMOS工艺，利用spectre仿真器对本文所设计的CPPLL进行了仿真验证。仿真对比带所提出的初始化电路的 CPPLL与不带所提出的初始化电路的CPPLL，前者锁定时间相对于后者减小了45％，因此本文所提出初始化电路可以有效减小环路锁定时间。本文所设计的 VCO在工作频率为10MHz时，输出相位噪声为-115dBc/Hz@1MHz，CPPLL整体输出RMS周期抖动为50ps。

著录项

作者
陈锡明;
展开▼
作者单位

西安电子科技大学;

展开▼
授予单位西安电子科技大学;
学科电子与通信工程
授予学位硕士
导师姓名代国定,魏西峰;
年度 2017
页码
总页数
原文格式 PDF
正文语种中文
中图分类数字集成电路、逻辑集成电路;
关键词
快速锁定; 电荷泵; 锁相环; 集成电路; 数字芯片;

相似文献

中文文献
外文文献
专利

1. 一个简单鉴频鉴相器结构实现的快速锁定低抖动锁相环(英文) [J] . 陈莹梅 ,王志功 ,章丽 . 半导体学报：英文版 . 2008,第1期
2. 一种宽频率范围电荷泵锁相环快速锁定方法 [J] . 王德龙 ,刘彤 . 电子与封装 . 2021,第002期
3. 一种新型的采用电流转向电荷泵的快速锁定小数分频锁相环 [J] . 区健川 ,蔡良伟 ,徐渊 . 电子技术应用 . 2020,第012期
4. 快速锁定的低功耗电荷泵锁相环 [J] . 魏建军 . 华南理工大学学报（自然科学版） . 2009,第009期
5. CMOS电荷泵锁相环中电荷泵的研究与设计 [J] . 岳松洁 . 企业技术开发（学术版） . 2009,第009期
6. 一种电荷泵锁相环中电流高度匹配的电荷泵电路 [C] . JIA Yao-yao ,贾姚瑶 ,FANG Jian . 四川省电子学会半导体与集成技术专委会2012年度学术年会 . 2012
7. 快速锁定电荷泵锁相环研究与设计 [A] . 任传阳 . 2016

快速锁定低抖动电荷泵锁相环的研究与设计

目录

摘要

著录项

相似文献

相关主题

期刊订阅