基于MIPS32架构的微处理器流水线设计

声明

摘要

插图索引

表格索引

符号对照表

缩略语对照表

第一章 绪论

1．1 选题背景

1．2 国内外发展现状

1．3 论文主要工作

1．4 论文的组织结构

第二章 MIPS相关理论与技术

2．1 哈佛结构和冯·诺依曼结构

2．2 MIPS32的指令集架构

2．2．1 MIPS结构中的流水线设计

2．2．2 寄存器

2．2．3 指令格式与寻址方式

2．2．4 存储器中数据的存放形式

2．2．5 MIPs32指令分类

2．3 协处理器(CP0)

2．4 MIPS架构中的Cache设计

2．5 本章小结

第三章 流水线的功能需求与问题分析

3．1 概述

3．2 总体需求分析

3．3 流水线各阶段的功能需求

3．3．1 取指阶段

3．3．2 译码阶段

3．3．3 执行阶段

3．3．4 访存阶段

3．3．5 回写阶段

3．4 流水线中的相关问题分析

3．4．1 数据相关及处理机制

3．4．2 结构相关及处理机制

3．4．3 控制相关及处理机制

3．5 MIPS32处理器中的异常分析

3．5．1 精确异常

3．5．2 异常处理过程

3．6 本章总结

第四章 流水线模块化设计与实现

4．1 取指阶段的实现

4．1．1 PC模块的设计

4．1．2 IF／ID寄存器的设计思路

4．2 译码阶段的实现

4．2．1 ID模块的设计

4．2．2 转移指令在译码阶段的实现过程

4．2．3 Regfile模块设计

4．3 执行阶段的实现

4．3．1 DIV模块的设计

4．3．2 EX模块设计

4．3．3 EX／MEM寄存器的设计

4．4 访存阶段的实现

4．4．1 存储器访问指令的访存过程

4．4．2 异常相关指令的访存过程

4．4．3 数据存储器RAM的设计

4．5 回写阶段的实现

4．6 本章小结

第五章 微处理器流水线模块的功能仿真

5．1 仿真环境介绍

5．2 取指阶段的仿真结果与分析

5．2．1 PC模块的仿真

5．2．2 指令在流水线中的传递

5．3 译码阶段的仿真结果与分析

5．3．1 ID模块的仿真

5．3．2 寄存器模块的数据读写与流水线中的数据相关仿真

5．4 执行阶段的仿真结果与分析

5．4．1 EX模块的仿真

5．4．2 DIV模块的仿真

5．5 访存阶段的仿真结果与分析

5．5．2 存储器访问指令译码过程的仿真

5．5．3 异常相关的仿真结果

5．6 回写阶段的仿真结果与分析

5．6．1 CP0模块的数据仿真

5．6．2 LLbit模块的数据仿真

5．7 本章小结

第六章 总结与展望

6．1 总结

6．2 展望

参考文献

致谢

作者简介