首页> 中文学位 >一种高速串行数据传输系统的设计与实现
【6h】

一种高速串行数据传输系统的设计与实现

代理获取

目录

封面

声明

中文摘要

英文摘要

插图索引

表格索引

符号对照表

缩略语对照表

目录

第一章 绪论

1.1课题背景

1.2高速串行技术的现状

1.3论文结构

第二章 系统总体方案设计

2.1系统框架介绍

2.2数据采集模块

2.3数据管理模块

2.4数据存储控制模块

2.5本章小结

第三章 高速串行数据的传输设计

3.1数据传输流程

3.2RocketIO GTX

3.3 GTX接口设计

3.4实际系统中GTX的设计实现

3.5 TLK高速串行接口

3.6大容量缓存设计

3.7 GTX接口测试

3.8DDR3 SDRAM测试

3.9本章小结

第四章 数据管理模块设计及实验结果

4.1数据管理模块

4.2系统设计心得及注意事项

4.3本章小结

第五章 总结和展望

参考文献

致谢

作者简介

展开▼

摘要

为了完成高速串行数据存储任务,本文在详细学习高速串行传输技术的基础上,采用FPGA芯片作为平台,利用串行接口来传输数据。本文所设计系统的前端使用数据采集模块对模拟数据进行采样,然后选用Xilinx公司的Virtex6芯片作为控制器对采样得到的数据进行处理,最后把经控制器处理之后的数据送至存储控制芯片,存储控制芯片可以通过SATA2.0接口把数据存进SSD磁盘,也可以把存进SSD中的数据回读出来并通过专用的高速接口存入上位机,从而完成整个数据采集传输与存储过程。本文所做工作主要包括:
  1.在熟悉高速模数转换器ADS42JB69的结构及原理的基础上,使用ADC实现可靠高速数据采样任务;
  2.对吉比特收发器GTX的组织架构,供电网络、参考时钟、复位问题,GTX的编码机制以及字节对齐功能进行了深入的研究。在此基础之上选用简单易操作、可塑性强的IP核来配置GTX接口,而非直接通过编码来操作内部结构复杂的GTX收发器。同时,还采用GTX自带的环回机制对其自身的通信质量进行了测试;
  3.通过对TLK2711A芯片的学习,提出一种高效的编码方法和传输控制机制,并将该方法应用于高速串行收发器TLK,从而完成了板间数据传输;
  4.通过MIG核来控制DDR3的读写操作,利用DDR3 SDRAM设计出大容量缓存模块;
  5.本文核心的工作集中在数据管理模块的设计,该模块是数据采集模块和存储控制模块的枢纽。数据管理模块的主要工作包括采集存储过程中的数据信道化处理,以及通过状态机来控制数据传输机制。在数据回放过程中该模块要完成数据合路、缓存处理、控制TLK传输等任务。测试结果表明该模块工作正常,串行接口可以有效完成传输任务。

著录项

相似文献

  • 中文文献
  • 外文文献
  • 专利
代理获取

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号