提高NAND型闪存使用寿命的数字信号处理方法研究

代理获取

页面导航

目录
摘要
著录项
相似文献
相关主题

摘要

随着工艺尺寸的不断降低以及每单元多级存储技术的应用，大容量 NAND型闪存作为非易失性存储器广泛应用于消费电子产品、个人以及企业级计算机中。作为NAND型闪存的基本存储单元，浮栅晶体管在数据存储时会受到损耗。不断提高的器件集成度使损耗的程度大幅增加，导致 NAND型闪存的使用寿命严重降低。不断恶化的使用寿命已成为限制NAND型闪存进一步发展的关键问题。
　　本文以每单元两比特（Multi Level per Cell, MLC）的NAND型闪存为研究对象，利用闪存基本单元中数据内容与所受损耗的依赖关系以及物理页间错误率不均衡的物理特点，通过对存储数据进行数字信号处理来降低基本单元在使用中的平均损耗，并提高存储器对数据错误的容忍能力，从而提高闪存的使用寿命。论文主要研究内容与创新点如下：
　　1.在降低闪存基本单元的平均损耗方面，本文提出一种以物理页为单位、不改变物理页内存储数据量大小的页内无损压缩存储方法。利用闪存基本单元中数据依赖的损耗特点，通过对页内数据数字信号无损压缩处理、对压缩后空余存储空间填充低损耗数据内容、变换压缩数据存储位置、以及改变物理地址等方法来降低闪存基本单元的平均损耗。同时，本文提出页内无损压缩存储的使用寿命理论模型，结合对19nm MLC NAND型闪存芯片的各种数据内容的实测损耗，给出在该模型下闪存使用寿命的理论极限，并利用该闪存模型对提出的页内无损压缩存储方法进行计算机仿真。结果表明，该方法可有效提高闪存芯片使用寿命：对压缩率为0.64和0.39的存储数据，闪存使用寿命分别可提高47.8％和119.1%。
　　2.为避免页内无损压缩存储中物理页地址的改变，本文在页内无损压缩存储的基础上提出一种损耗感知编码算法。该算法可提高存储数据中损耗较低的数据内容所占比例，从而降低闪存单元的平均损耗，达到提高使用寿命的目的。此外，本文提出了损耗感知译码算法的编码器和译码器的高吞吐率电路实现结构。计算机仿真结果表明，对压缩率为0.67~0.4的存储数据，损耗感知编码存储方法可降低闪存平均损耗约39%~50%。
　　3.在提高闪存对存储数据错误容忍能力方面，本文提出一种部分级联纠错码编码存储方法。针对闪存一个字线内物理页间错误率不均衡的物理特点，该方法通过重新分配纠错码冗余数据存储空间来改变字线内下层物理页的码率，同时对上层物理页进行级联编码存储，以此来均衡物理页间的数据错误率，使得闪存对数据错误容忍的潜力被最大程度利用，从而提高闪存使用寿命。根据对19nm MLC NAND型闪存芯片物理页间错误率的测试与计算机仿真结果，该方法在不引入额外电路资源的情况下可提高闪存使用寿命约20%。
　　4.本文对可提高闪存数据错误容忍能力的低密度奇偶校验（ low-density parity-check, LDPC）纠错码译码器的实现进行研究。通过对传统译码算法置信信息传递顺序的重排，本文提出一种兼容各种码率、满足当前闪存数据处理速度要求的准循环LDPC码译码器。通过对译码器电路结构的设计以及FPGA实现与ASIC综合仿真结果，本文提出的译码器结构可在时钟频率415MHz下工作，译码速度达到600MB/s。

著录项

作者
李江鹏;
展开▼
作者单位

上海交通大学;

展开▼
授予单位上海交通大学;
学科电子科学与技术
授予学位博士
导师姓名马骏;
年度 2014
页码
总页数
原文格式 PDF
正文语种中文
中图分类存贮器;数字信号处理;
关键词
NAND型闪存; 使用寿命; 数字信号处理; LDPC码译码器;

相似文献

中文文献
外文文献
专利

1. 256兆位NAND闪存采用最小的BGA型封装 [J] . . 电子元器件应用 . 2005,第001期
2. 浮栅型NAND FLASH存储器擦写耐久与数据保持试验方法研究 [J] . 刘振旺 ,刘岐 ,刘文宝 . 质量与可靠性 . 2020,第006期
3. 数字信号处理课程实践型教学方法研究 [J] . 杨智明 ,彭喜元 ,俞洋 . 实验室研究与探索 . 2014,第009期
4. 提高冲压模具使用寿命的方法研究 [J] . 薄蕾 . 企业技术开发（学术版） . 2017,第010期
5. 提高基站蓄电池使用寿命方法研究 [J] . 李爱桃 . 甘肃科技 . 2013,第019期
6. 创新XtackingTM架构释放3D NAND闪存潜能 [C] . 程卫华 . 2018中国集成电路产业发展研讨会暨第21届中国集成电路制造年会 . 2018
7. 电荷俘获型3D NAND闪存可靠性研究 [A] . 曹芮 . 2020

提高NAND型闪存使用寿命的数字信号处理方法研究

目录

摘要

著录项

相似文献

相关主题

期刊订阅