四核高性能片上处理器核心数据存取机制设计

代理获取

页面导航

目录
摘要
著录项
相似文献
相关主题

摘要

片上多线程（CMT）处理器在一块芯片上集成多个SMT内核，是当前高性能处理器的主流结构之一，研究CMT处理器存取关键技术有较高的应用价值。
　　根据所在项目课题需要，本论文着重于面向高性能数字信号处理应用条件下，四核高性能处理器体系架构中的核心数据存取机制方案的研究。研究工作分为两个方面：存取队列(load store queue,LSQ)优化和Cache一致性协议优化。为减少存取指令执行的功耗，本文提出了适用于CMT的AC-Bloom过滤算法；并提出了存储队列（Store Queue,SQ）数据缓存机制，以减少L1 Cache访问冲突，缩短Load指令执行时间；在分析目前CMT处理器一致性协议的基础上，提出了M-CSC协议，旨在优化私有数据被动共享和共享数据的一致性实现开销，避免冗余的数据写回操作。
　　论文借助 gem5仿真器对上述方案进行了仿真实验。在实验所用处理器结构中，AC-Bloom过滤器比Age-Bloom过滤器的过滤百分比提高6.8％~14.6%，数据转发概率有所提升，与参考文献的过滤算法相比性能略有提升。文献表明CSC协议和MESI协议几乎需要同样的主存存取次数，并且优于Dragon协议。本文的M-CSC协议比CSC协议的数据写回次数降低3%~22.6%，读主存次数降低2.5%~14.4%，程序执行周期数也有2.1%~5.2%的优化。本论文在开源RTL处理器基础上实现了LSQ优化方案和M-CSC协议的电路设计。

著录项

作者
邹翠;
展开▼
作者单位

上海交通大学;

展开▼
授予单位上海交通大学;
学科集成电路工程
授予学位硕士
导师姓名王琴;
年度 2014
页码
总页数
原文格式 PDF
正文语种中文
中图分类运算器和控制器（CPU）;
关键词
片上多线程处理器; 核心数据; 存取队列; M-CSC协议; AC-Bloom过滤算法;

相似文献

中文文献
外文文献
专利

1. 一种基于AC-Bloom技术的多线程处理器数据存取队列机制设计 [J] . 田金 ,谢憬 ,邹翠 . 微电子学与计算机 . 2015,第6期
2. 多核处理器片上可重构Cache系统及其机制设计 [J] . 谢憬 ,章裕 ,王琴 . 微电子学与计算机 . 2016,第12期
3. IBM发布高性能嵌入式处理器，用于片上系统设计 [J] . . 中国集成电路 . 2009,第12期
4. ARM微处理器为核心进行军用高性能PDA设计 [J] . 李佳 . 电子测试 . 2004,第012期
5. ARM微处理器为核心进行军用高性能PDA设计 [J] . 李佳 . 电子测试：新电子 . 2004,第012期
6. 基于总线的同构四核RISC处理器启动机制设计与实现 [C] . LIU Lei ,刘磊 ,CHEN Xiao-wen . 2012全国计算机体系结构学术年会 . 2012
7. 通用高性能微处理器的低功耗片上存储系统研究 [A] . 徐升 . 2012

四核高性能片上处理器核心数据存取机制设计

目录

摘要

著录项

相似文献

相关主题

期刊订阅