首页> 中文学位 >具有自适应误差校正能力的∑-Δ模数转换器设计
【6h】

具有自适应误差校正能力的∑-Δ模数转换器设计

代理获取

目录

摘要

Abstract

图片目录

表格目录

第1章. 绪论

1.1 ∑-ΔADC 的研究背景和发展

1.2 研究现状及研究意义

1.3 本课题研究的主要工作

第2章. SIGMA-DELTA 模数转换器的基本原理

2.1 ∑-Δ调制技术

2.1.1 量化噪声

2.1.2 过采样量化

2.2 单比特1 阶∑-ΔADC

2.3 高阶模型

2.3.1 高阶单回路∑-ΔADC

2.3.2 多级噪声调制(MASH)

2.4 高通∑-ΔADC

第3 章. ∑-ΔADC 设计中的器件精度问题

3.1 ∑-ΔADC 目标设计模型

3.2 ∑-ΔADC 设计中的问题

3.2.1 DAC 的非线性

3.2.2 电容误差

3.2.3 放大器的有限增益

3.3 设计难点对性能的影响

3.4 目前主要的解决方法

3.5 本课题提出的解决方法

第4章. 自适应滤波器原理

4.1 维纳滤波器

4.1.1 维纳滤波器:最小方差估计

4.2 梯度下降法

4.3 LMS 自适应算法

4.4 LMS 自适应算法分析

4.5 自适应滤波器应用

第5章. MASH 结构自适应校正

5.1 带自适应校正的MASH 结构

5.2 设计的几个关键

5.2.1 插入的测试信号

5.2.2 低频噪声消除

第6章. Verilog 语言电路实现

6.1 系统描述

6.2 内部结构

第7章. 结论与展望

7.1 论文总结

7.2 课题展望

参考文献

附录一:MATLAB 模型

附录二:Verilog 代码

致谢

攻读学位期间发表的学术论文

展开▼

摘要

随着大规模集成电路的快速发展,Delta-Sigma(∑-Δ)模数转换技术因为它的良好性能和易集成的优势,越来越受到广泛的关注和应用。本文希望在现有的∑-ΔADC技术的基础上,研究一种设计简单,性能优良,并主要应用于音频处理的12-16bit高精度ADC。本文首先提出了一个MASH1-1-0高通结构的∑-ΔADC电路。同时通过详细的比较和论证来阐述这样结构中的MASH结构、1-1-0级联和高通模型分别给ADC带来的性能、设计和制造优势。在本文第二部分,将根据在ADC制造过程后,实际电路相对于设计电路严重的性能下降来分析其原因。同时针对主要来自模拟电路的诸如实际电容的不精确匹配、放大器的有限增益等因素,通过MATLAB模型来详细分析这些模拟电路误差会对于电路性能产生的影响。针对这些模拟电路在制造过程中所产生的误差,本课题绕开了普通针对模拟电路设计进行优化和提高的一般思路,通过将LMS自适应算法应用于MASH结构的数字滤波器部分进行模拟电路误差校正,得到了具有自适应校正能力的MASH1-1-0高通结构∑-ΔADC电路。同时通过改进,使得这样的校正系统更加简单和易于应用。而通过MATLAB仿真,数字自适应滤波器很好的校正了2%的模拟电路误差,从而重新获得了16比特的转换精度。而最后通过Verilog电路实现完成了电路的整个设计流程,本文给出了实现时的流程框图。通过数字滤波器的校正可以使得简单的∑-ΔADC同样可以获得很好的性能并独立于工艺条件,简化了ADC电路的设计,同时也为工艺的提供了更多的选择。

著录项

相似文献

  • 中文文献
  • 外文文献
  • 专利
代理获取

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号