文摘
英文文摘
资助、授权书及声明
第一章绪论
1.1概述
1.2基于逻辑综合的设计流程
1.2.1行为级模型(Behavioral Modeling)
1.2.2寄存器传输级模型(Register-TransferLevel Modeling)
1.2.3两级逻辑优化(Two-Level Logic Optimization)
1.2.4多级逻辑优化(Multilevel Logic Optimization)
1.2.5工艺映射(Technology Mapping)
1.2.6物理设计(Physical Design)
1.2.7验证(Verification)
1.2.8测试(Test)
1.3本论文的主要内容
第二章基于图的布尔代数运算
2.1二进制决策图
2.2有序二进制决策图
2.2.1最简有序二进制决策图
2.2.2唯一性(Canonicity Property)
2.2.3化简(Reduction)
2.2.4取补(Complement)
2.2.5余因子(Cofactor)
2.2.6逻辑运算(Apply)
2.2.7建立电路中节点逻辑函数的OBDD表示
2.2.8 ROBDD运算小结
2.2.9 ROBDD的变量序问题
2.3基于动态计算可观测性无关项的OBDD变量序算法
2.4 ROBDD在组合逻辑电路测试中的应用
2.4.1在单故障测试中的应用
2.4.2必要值的确定
2.5小结
第三章时序分析和验证
3.1同步时序电路中的时序关系
3.2时序驱动的逻辑综合
3.3时序分析和验证
3.3.1 SPICE分析法
3.3.2门级时序分析
3.3.3拓扑算法
3.3.4伪路径问题
3.3.5基于敏化路径的时序分析
3.4基于到达时间的时序分析算法
3.5小结
第四章未知时间环境下的时序分析和验证
4.1未知时间环境下的时序验证算法
4.1.1组合逻辑电路的延迟特征函数
4.1.2组合逻辑电路的延迟行为参数
4.1.3时序验证
4.2组合逻辑电路的时序安全可替换性
4.2.1时序安全可替换性的基本概念
4.2.2时序安全可替换性的意义
4.2.3 Kukimoto算法
4.2.4基于延迟特征函数的算法
4.3小结
第五章工艺映射
5.1工艺映射的几个基本概念
5.1.1工艺库的概念
5.1.2基函数的概念
5.13主体图与模式图
5.1.4图的覆盖
5.2基于树匹配的工艺映射
5.2.1主体图划分为树型网络
5.2.2工艺分解
5.2.3树匹配
5.2.4动态编程技术
5.2.5计算实例
5.2.6基于树匹配的工艺映射算法的局限
5.3布尔匹配
5.3.1布尔匹配的基本概念
5.3.2基于字符表达式的算法
5.3.3基于二分图完美匹配的算法
5.3.4布尔变量的强映射问题
5.3.5实验结果及结论
5.4 FPGA的工艺映射
5.5 DAG-MAP算法
5.6 FlowMap算法
5.7基于动态标记的DAG-MAP算法
5.8小结
第六章时序逻辑优化
6.1最短最长路径算法
6.2时序重排的的基本概念
6.3 Leiserson和Saxe的算法
6.4基于变量定界的时序重排算法
6.4.1参考项点的选取
6.4.2路径分类
6.4.3 D和W矩阵的计算
6.4.4计算实例
6.4.5实验及结论
6.5小结
第七章总结与展望
7.1全文总结
7.2对未来工作的展望
参考文献
致谢
攻读博士学位期间撰写和发表的论文
