二进制和非二进制LDPC译码器的FPGA设计与实现

声明

摘要

第1章 绪论

1．1 课题的研究背景及意义

1．2 论文的国内外研究现状

1．2．1 LDPC码的发展和现状

1．2．2 LDPC码译码器FPGA实现的研究

1．2．3 LDPC码的应用

1．3．论文研究的主要内容

第2章 LDPC编译码原理及算法

2．1 线性分组码

2．1．1 校验矩阵

2．1．2 生成矩阵

2．2．LDPC码简介

2．2．1 LDPC码的定义

2．2．2 LDPC码的表示

2．3 规则和非规则LDPC码

2．4 LDPC码的构造

2．5 LDPC码的编码算法

2．5．1 直接编码法

2．5．2 基于高斯消去的编码法

2．6 二进制LDPC译码算法

2．6．1 LLR BP算法

2．6．2 最小和算法

2．7 非二进制LDPC译码算法

2．7．1 BP译码算法

2．7．2 FFT二BP算法

2．7．3 最小和MS译码算法

2．7．4 扩展最小和(EMS)算法

2．8 本章小结

第3章 LDPC编码器的FPGA设计

3．1 二进制LDPC码的编码器的设计

3．1．1 编码器的缓冲存储模块

3．1．2 编码模块

3．2 非二进制LDPC码的编码器的设计

3．3 LDPC码编码器的功能验证及综合结果

3．4 本章小结

第4章 二进制LDPC译码器的FPGA设计

4．1 二进制LDPC译码器的基本结构和设计说明

4．1．1 排序器功能单元

4．1．2 校验节点功能单元

4．1．3 变量节点功能单元

4．1．4 硬判模块

4．1．5 逻辑控制模块

4．2 二进制LDPC码译码器性能仿真

4．3 二进制LDPC译码器的功能验证及综合结果

4．4 本章小结

第5章 非二进制LDPC译码器的FPGA设计

5．1 非二进制LDPC译码器的基本结构和设计说明

5．1．1 预译码(包括信道信息初始化以及排序)

5．1．2 EMS译码

5．2 非二进制LDPC码译码器性能仿真

5．3 非二进制LDPC码译码器的功能验证及综合结果

5．4 本章小结

结论与展望

致谢

参考文献

攻读硕士学位期间发表的论文