应用于时钟发生器的通用锁相环硬IP核设计

代理获取

页面导航

摘要
著录项
相似文献
相关主题

摘要

IP是指集成电路设计中所采用具有独立知识产权的可重用的功能模块，集成电路设计中利用IP资源可以缩短相应的设计周期，同时也可以提高一次流片成功的几率。尤其是在要求实现片上系统的场合，充分利用IP核可以使系统级芯片的功能更为强大。
　　在高性能数字系统中，锁相环被广泛用于产生高精度的片上时钟。但是随着低抖动、低噪声、高速度和宽调节范围的要求不断提高，使得锁相环的设计越来越困难。而且在当今的大规模数字系统中，工作状态的转换会产生严重的电源噪声和衬底噪声，这种噪声会对锁相环中的敏感模块(特别是VCO)产生干扰。
　　本文从锁相环的基本原理出发，阐述了锁相环的基本组成，线性模型和噪声性能，分析了各种噪声源对锁相环输出的影响，并详细推导出理想二阶电荷泵中VCO噪声所造成的PLL抖动的数学表达式。另外，本文在分析锁相环抖动成因的基础上，提出了一种时域抖动的仿真方法，用于确定锁相环的输出短期抖动和锁定检测容限。
　　本设计采用0.25um标准CMOS工艺，完成了一个64M～512MHz的锁相环硬IP核的系统设计和电路设计，功耗仅为12.9mW。在VCO有宽调节范围的前提下，同时使其具有线性的压控增益和非常低的电源灵敏度(14MHz/V)。在各种工艺角、温度以及供电电压条件下的仿真结果表明，在输入大于等于4MHz时，可以稳定输出512MHz的时钟频率。在有100mV电源噪声的条件下，该PLL的短期抖动峰峰值小于29pS，锁定检测容限为3.19nS。

著录项

作者
田文博;
展开▼
作者单位

南开大学;

展开▼
授予单位南开大学;
学科电子科学与技术;微电子学与固体电子学
授予学位硕士
导师姓名宋树贵;
年度 2006
页码
总页数
原文格式 PDF
正文语种中文
中图分类设计;
关键词
锁相环; 时钟发生器; 电源噪声; 电荷泵; 集成电路;

相似文献

中文文献
外文文献
专利

1. 基于FPGA的高精度全数字锁相环IP核设计 [J] . 杨秀增 ,蒋志年 . 计算机测量与控制 . 2010,第009期
2. 基于FPGA的通用卷积层IP核设计 [J] . 安国臣 ,袁宏拓 ,韩秀璐 . 河北科技大学学报 . 2021,第003期
3. 通用总线转换桥IP核的设计与实现 [J] . 徐光辉 ,刘文佳 . 电子测试 . 2018,第012期
4. 通用可编程接口IP核的设计与实现 [J] . 胡小刚 ,赵琳娜 ,虞致国 . 电子技术应用 . 2015,第006期
5. 基于FPGA的通用SPI总线IP核设计与实现 [J] . 柳炳琦 ,庹先国 ,贺春燕 . 核电子学与探测技术 . 2014,第003期
6. 基于锁相环的可编程时钟发生器设计 [C] . 仝雷 ,邓彰超 ,庄彦瑛 . 中国电子学会第十八届信息论学术年会 . 2011
7. 应用于时钟发生器的延迟锁相环的研究与设计 [A] . 彭志强 . 2019

应用于时钟发生器的通用锁相环硬IP核设计

摘要

著录项

相似文献

相关主题

期刊订阅