文摘
英文文摘
致谢
缩略词表
1 绪论
1.1 课题背景及意义
1.2 ESD模式与测试方法
1.2.1 ESD等效模式
1.2.2 ESD测试方法
1.2.3 IC的测试标准
1.3 片上ESD防护的国内外研究现状
1.4 本论文的主要工作及结构安排
2 片上I/O电路的设计与实现
2.1 I/O单元简介
2.1.1 I/O单元版图布局
2.1.2 I/O单元布局分类
2.2 通用数字I/O电路设计与实现
2.2.1 通用数字I/O电路实现框架
2.2.2 施密特(Schmitt)触发器电路的设计与实现
2.2.3 输出使能控制电路的设计与实现
2.2.4 Low-To-High电平移位电路设计与实现
2.2.5 输出驱动电路设计与实现
2.2.6 通用数字I/O电路功能验证
2.3 通用耐高压型数字I/O电路设计与实现
2.3.1 输入驱动管耐高压型设计与实现
2.3.2 耐高压5V输入型通用I/O电路设计及功能验证
2.4 模拟I/O电路设计与实现
2.5 本章小结
3 典型工艺下的ESD防护单元设计与研究
3.1 低压工艺下二极管的ESD防护设计与研究
3.1.1 二极管的ESD防护原理
3.1.2 双二极管型ESD防护特性研究
3.2 低压工艺下MOSFET的ESD防护设计与研究
3.2.1 GGNMOS的ESD防护原理
3.2.2 金属布线对GGNMOS防护特性的影响
3.2.3 互补型MOSFET防护特性研究
3.3 低压工艺下SCR的ESD防护设计与研究
3.3.1 SCR的ESD防护原理
3.3.2 互补型SCR防护特性研究
3.3.3 改进连接方式的互补型SCR防护方案
3.3.4 ESD防护设计中的Source-pump技术以及Gate-suppression技术
3.3.5 双向SCR防护特性
3.3.6 电容耦合SCR的低压ESD防护应用
3.4 高压工艺下的ESD防护设计与研究
3.4.1 高压NLDMOS的ESD防护特性
3.4.2 级联型双向SCR的高压ESD防护特性
3.5 本章小结
4 ESD防护网络及全芯片防护设计
4.1 局部ESD防护网络
4.1.1 基于电源轨的局部ESD防护网络
4.1.2 基于PAD的局部ESD防护网络
4.2 全芯片ESD防护网络
4.2.1 全芯片多电源域的ESD防护网络构建
4.2.2 多电源域的ESD防护具体实现
4.3 基于开关电路的ESD全芯片防护电路
4.3.1 ESD电流导致内部电路失效
4.3.2 基于ESD开关电路的全芯片防护设计
4.3.3 基于ESD开关电路的全芯片电源总线布局
4.3.4 基于ESD开关电路的布局防护对比验证
4.4 本章小结
5 总结及展望
5.1 总结
5.2 本文的创新之处
5.3 本文的不足之处以及展望
参考文献
作者简历及在学期闾的科研成果
