首页> 中文学位 >应用于MIMO-OFDM系统的高性能FFT/IFFT处理器的设计及实现
【6h】

应用于MIMO-OFDM系统的高性能FFT/IFFT处理器的设计及实现

代理获取

目录

封面

声明

中文摘要

英文摘要

目录

第一章 绪论

1.1研究背景与意义

1.2 FFT/IFFT处理器的研究现状

1.3本文的选题意义

1.4本文研究内容及安排

第二章 MIMO-OFDM系统概述

2.1 MIMO-OFDM系统介绍

2.2基于FFT的MIMO-OFDM系统的基本原理

2.3 MIMO-OFDM系统中FFT/IFFT处理器设计需求

2.4本章小结

第三章 FFT算法及硬件结构研究与改进

3.1 DFT算法

3.2 FFT算法概述

3.3硬件实现结构概述

3.4 FFT处理器结构的改进

3.5 FFT处理器中的有限字长效应

3.6本章小结

第四章 FFT/IFFT处理器的设计及实现

4.1 FFT/IFFT处理器整体方案设计

4.2 FFT/IFFT处理器单元模块设计

4.3 FFT处理器中的数据处理

4.4本章小结

第五章 FFT/IFFT处理器的验证与测试

5.1功能仿真

5.2综合布局布线以及静态时序分析

5.3 FPGA板级测试

5.4性能分析

5.5本章小结

第六章 总结与展望

6.1总结

6.2展望

致谢

参考文献

个人简历及攻读硕士期间的研究成果

展开▼

摘要

随着IT技术以及人们通信需求的不断提高,无线宽带通信需要越来越高的数据传输速度和频谱利用率。MIMO-OFDM系统不仅能够对抗频率选择性衰落和信道多径干扰,同时能够在不增加信道带宽的情况下,成倍地提升信道容量和频谱利用率。FFT/IFFT处理器是MIMO-OFDM系统中完成调制解调的核心模块,为了满足 MIMO-OFDM系统的需求,FFT处理器需要具有超高数据吞吐率和较低的资源消耗,同时需要保证较高的数据精度。
  本文首先研究和分析了 MIMO-OFDM系统的原理以及系统模型,分析了MIMO-OFDM系统中FFT/IFFT处理器的设计需求。深入研究了FFT的各种算法,并对其算法复杂度以及硬件实现复杂度进行了全面比较;总结和概述了实现FFT处理器的各种硬件结构,针对 MIMO-OFDM系统中超高数据吞吐率和低资源消耗的需求,提出了一种流水线 MDC结构与并串结构结合的改进型结构。利用本文提出的改进型结构以128/64点 FFT/IFFT为实例进行了系统设计,并就 ROM存储器、复数乘法器等单元针对FPGA的底层硬件结构进行了优化设计。完成了128/64点FFT/IFFT的RTL级代码设计编写,搭建功能仿真平台,对所做设计进行了详细的功能仿真验证。采用 Xilinx ISE XST对其完成综合,最后在搭建的FPGA硬件测试平台上完成了128/64点FFT/IFFT处理器的电路验证测试工作。
  本文设计的FFT/IFFT处理器,采用本文提出的MDC和并串结合混合结构实现,在Xilinx Virtex-6 FPGA上的最大工作频率为305MHz,数据吞吐率达2.4Gsps以上,具有相对较低的硬件资源消耗。仿真和硬件测试结果表明,本文设计的FFT/IFFT处理器完全满足MIMO-OFDM系统的要求。

著录项

相似文献

  • 中文文献
  • 外文文献
  • 专利
代理获取

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号