40Gbps高速数据流存储关键技术研究

声明

缩略词表

第一章绪论

1.1 研究背景与意义

1.2 研究内容与贡献

1.3 论文结构与安排

第二章高速数据流存储技术研究现状

2.1 引言

2.2 固态存储器概述

2.3 PCI Express 总线技术

2.3.1 总线架构

2.3.2 分层结构

2.4 NVM Express 协议

2.4.1 NVMe特性

2.4.2 NVMe队列

2.4.3 NVMe指令

2.5 AXI4 总线协议

2.6 本章小结

第三章 40Gbps 高速数据流存储技术硬件电路分析与设计

3.1 引言

3.2 应用场景与需求分析

3.2.1 应用场景

3.2.2 需求分析

3.3 硬件电路性能需求与分析

3.3.1 数字处理单元

3.3.2 逻辑控制单元

3.3.3 Switch单元

3.3.4 数据存储单元

3.3.5 时钟电路单元

3.3.6 电源电路单元

3.4 硬件电路方案设计与实现

3.4.1 硬件电路总体设计

3.4.2 数字处理电路

3.4.3 数据存储电路

3.5 本章小结

第四章 40Gbps 高速数据流存储技术数字逻辑分析与设计

4.1 引言

4.2 高速数据流存储数字逻辑需求与分析

4.2.1 数据存储速率分析

4.2.2 数据缓存方案分析

4.2.3 数据存储格式分析

4.2.4 存储控制方案分析

4.3 高速存储数字逻辑设计总框图

4.4 高速存储数字逻辑设计与实现

4.4.1 PCIe硬核概述

4.4.2 BRAM存储模块

4.4.3 数据分发模块

4.4.4 初始化模块

4.4.5 写命令模块

4.4.6 Host主控模块

4.5 逻辑资源消耗分析

4.6 本章小结

第五章 40Gbps 高速数据流存储关键技术实验验证

5.1 引言

5.2 实验验证平台及测试流程

5.3 硬件电路性能测试与分析

5.3.1 电源单元测试与分析

5.3.2 时钟单元测试与分析

5.3.3 数字处理芯片测试与分析

5.3.4 Switch 单元测试与分析

5.4 数字逻辑功能测试与分析

5.4.1 数据读写功能

5.4.2 数据存储速率

5.5 本章小结

第六章结束语

6.1 本文总结及主要贡献

6.2 下一步工作的建议

致 谢

参考文献

攻读硕士学位期间的研究成果