DC-DC开关转换器中DPWM模块的电路优化设计及研究

声明

致谢

摘要

第一章 绪论

1．1 课题研究背景和意义

1．2 国内外研究情况

1．3 论文主要工作

1．4 论文结构安排

第二章 高精度DPWM的研究

2．1 数字DC-DC转换器主要模块

2．1．1 ADC

2．1．2 PID

2．1．3 DPWM

2．2 高精度DPWM的参数

2．2．1 开关频率和时钟频率

2．2．2 线性度和占空比范围

2．2．3 时间分辨率

2．3 基于计数器的混合型DPWM

2．3．1 基于DCM级联的混合DPWM

2．3．2 基于DCM并联的混合DPWM

2．3．3 基于进位链的DPWM

2．3．4 三种DPWM对比

2．4 本章小结

第三章 基于PLL与进位链的混合型DPWM

3．1 基于计数器的第一粗延时模块

3．2 基于PLL的第二粗延时模块

3．3 基于进位链的细延时模块

3．4 DPWM系统结构

3．4．1 DPWM的工作原理

3．4．2 占空比增量现象

3．4．3 参数m与开关频率的关系

3．5 本章小结

第四章 DPWM的仿真与优化

4．1 FPGA资源概述

4．1．1 逻辑阵列块

4．1．2 逻辑资源

4．1．3 LE工作模式

4．2 综合属性

4．3 静态时序分析

4．3．1 Tcl语句之时钟

4．3．2 Tcl语句之输入输出

4．4 进位链的综合风格

4．5 DPWM行为级仿真

4．6 DPWM关键路径优化

4．6．1 对称式Mux

4．6．2 全局信号及位置分配

4．6．3 优化结果

4．7 DPWM关键路径补偿

4．8 本章小结

第五章 DPWM的FPGA验证测试

5．1 抖动性能测量

5．1．1 抖动的主要分类

5．1．2 DPWM抖动性测量

5．2 占空比范围

5．3 占空比增量现象

5．4 线性度测量

5．5 时间分辨率

5．6 参数总结及对比

5．7 本章小结

第六章 结论

参考文献

攻读学位期间的学术活动及成果清单