首页> 中文学位 >一种基于锁相环与延迟锁相环混合结构的时钟数据恢复电路设计
【6h】

一种基于锁相环与延迟锁相环混合结构的时钟数据恢复电路设计

代理获取

目录

声明

摘要

插图目录

表格目录

第1章 绪论

1.1 课题背景

1.1.1 串行通信介绍

1.1.2 USB技术的发展与技术特点

1.1.3 480M时钟数据恢复电路在USB2.0 接口中的作用

1.2 时钟数据恢复电路的发展国内外发展现状

1.3 论文结构

第2章 时钟数据恢复电路概述

2.1 时钟数据恢复电路功能介绍

2.2 时钟数据恢复电路性能衡量

2.2.1 误码率

2.2.2 抖动

2.2.3 眼图

2.2.4 时钟数据恢复电路的性能指标

2.3 时钟数据恢复电路结构分类

2.3.1 基于前馈相位追踪型的CDR

2.3.2 基于反馈相位追踪型的CDR

2.3.3 过采样型CDR电路

2.3.4 各结构性能比较

第3章 锁相环与延迟锁相环结构与原理

3.1 锁相环的结构与原理

3.1.1 锁相环的工作原理

3.1.2 锁相环的线性模型

3.2 延迟锁相环的结构与原理

3.2.1 延迟锁相环的工作原理

3.2.2 延迟锁相环的线性模型

3.3 基于D/PLL型时钟数据恢复电路分析

第4章 时钟数据恢复电路的设计及仿真

4.1 时钟数据恢复电路的指标定义与结构选取

4.2 时钟数据恢复电路的整体结构

4.3 数据时钟恢复电路实现

4.3.1 Hogge鉴相器[37]设计与仿真

4.3.2 电荷泵设计与仿真

4.3.3 压控振荡器的设计与仿真

4.3.4 压控延时线的设计与仿真

4.3.5 时钟数据恢复电路的总体仿真

4.3.6 时钟数据恢复电路版图设计

第5章 总结与展望

5.1 工作总结

5.2 展望

参考文献

致谢

展开▼

摘要

时钟数据恢复(CDR,Clock and Date Recovery)技术是串行通信中的关键技术,具体的应用中会面对各种性能的折衷,如输出抖动与锁定时间。本文以USB2.0高速数据传输模式为应用背景,实现了一种基于锁相环(PLL,Phase Locked Loop)与延迟锁相环(DLL,Delay Locked Loop)混合结构的时钟数据恢复电路的设计,满足了系统对于低抖动与快速锁定的要求,具有一定的工程应用与学术价值。
  该电路结构利用压控振荡器恢复出时钟,通过压控延迟线调整数据与时钟的相位关系,从而结合PLL抖动抑制能力强与DLL锁定时间快的优点;电路中利用高线性度电荷泵、对称负载、伪差分延迟单元、环路电压预偏置等多种技术来实现低抖动与快速锁定的设计。具体的工作总结如下:
  (1)分析PLL、DLL、D/PLL的线性模型与闭环传输函数,并比较了三者在应用于时钟数据恢复电路时的优缺点,为下文的设计奠定了理论基础。
  (2)基于TSMC0.13μm CMOS工艺,实现了CDR各模块的电路设计,并采用Spectre仿真器对Hogge鉴相器、电荷泵、压控振荡器、压控延迟线等重要模块进行了仿真验证。
  (3)本设计基于TSMC0.13μm,整体版图芯片面积520μm*280μm,输入480MHz的伪随机数据,系统恢复出数据信号的峰峰值抖动约为37ps,锁定时间约为20ns,在电源电压1.2V是整个芯片消耗电流约为5.8mA,完全达到电路的预期功能与USB2.0的性能指标。

著录项

相似文献

  • 中文文献
  • 外文文献
  • 专利
代理获取

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号