文摘
英文文摘
致谢
前言
第一章概述
1.1微处理器发展中关键技术的演变
1.2指令之间的基本制约因素
1.2.1真实数据依赖关系
1.2.2过程依赖关系
1.2.3资源冲突
1.3机器并行度与指令流
1.3.1指令的顺序发起与顺序完成
1.3.2指令的顺序发起与乱序完成
1.3.3指令的乱序发起与乱序完成
1.3.4存储冲突与寄存器重命名
第二章总体设计方案
2.1超标量微处理器的组织结构
2.1.1组织结构图
2.1.2乱序发起
2.1.3寄存器重命名
2.1.4读存指令和写存指令
2.2超标量微处理器的体系结构
2.2.1通用寄存器组
2.2.2指令集
第三章指令读取与指令译码
3.1分支指令和指令读取效率
3.1.1二元分支指令预测
3.1.2局域分支指令预测
3.1.3全局分支指令预测
3.1.4全局预测的两种改进——选择式与混合式
3.1.5指令预测的组合使用
3.1.6一种新的组合预测器
3.2指令译码器
3.2.1译码器的结构
第四章异常情况的恢复与重入
4.1处理器状态信息的正确恢复
4.1.1顺序态、前瞻态和体系态
4.1.2关键点恢复法
4.1.3历史缓冲器法
4.1.4整序缓冲器法
4.1.5整序缓冲器法的一个变种——未来寄存器组法
4.2处理器重入的实现
4.2.1错误预测的分支指令
4.2.2中断
第五章寄存器数据流
5.1依赖关系的处理
5.1.1寄存器重命名用于整序缓冲器法
5.1.2寄存器重命名用于未来寄存器法
5.1.3处理反依赖关系
5.1.4特殊寄存器和特殊指令的影响
5.2结果总线及其仲裁
5.3结果的快捷传递
5.4整数部件的整序缓冲器设计
第六章乱序指令流
6.1分布式指令窗——预定台
6.1.1预定台操作
6.1.2预定台的简化方案
6.2集中式指令窗
6.2.1指令分配堆栈
6.2.2寄存器刷新器
6.2.3用整序缓存器简化集中式指令窗
第七章存储器数据流
7.1读写存指令的排序及预定台方案
7.1.1读存与写存指令严格排序
7.1.2读存指令超越写存指令而执行
7.1.3使用快捷传递的超越执行
7.1.4超越执行的副作用
7.2集中式指令窗方案——公用预定台
7.2.1地址预处理缓冲器
7.2.2存储器依赖关系检测
结束语
参考文献
