集成电路测试系统后逻辑支持电路改进与模拟延迟线性能分析

文摘

英文文摘

北京化工大学学位论文原创性声明

第一章绪论

1.1引言

1.2选题背景

1.3本课题研究意义和主要内容

第二章集成电路测试系统后逻辑支持电路改进方案

2.1引言

2.2改进前的后逻辑支持电路

2.3后逻辑支持电路改进方案

2.3.1采用延迟线分段补偿时差

2.3.2采用流水线技术进行失效处理

2.4改进方案的仿真实验

2.5小结

第三章模拟延迟线性能分析

3.1 Per pin定时电路结构

3.2延迟线结构与原理

3.3模拟延迟工作性能的分析

3.3.1定时分辨率分析

3.3.2定时精度分析

3.3.3工作性能实验

3.4小结

第四章模拟延迟线性能仿真实验

4.1仿真环境

4.2延迟线延迟时间分析

4.3比较器的延迟时间

4.3.1比较器延迟的理论计算方法

4.3.2比较器延迟与电路电容的关系

4.3.3比较器的延迟与电流沉电流的关系

4.4对比较器电路进行改进

4.4.1差分输入比较器电路的缺点

4.4.2用萨之唐公式电压漂移原理对比较器进行改进

4.4.3用二极管电压漂移原理对比较器进行改进

4.5小结

第五章结论及展望

参考文献

致谢

攻读学位期间发表的学术论文