首页> 外文学位 >Field-programmable gate array implementation of a scalable integral image architecture based on systolic arrays.
【24h】

Field-programmable gate array implementation of a scalable integral image architecture based on systolic arrays.

机译:基于脉动阵列的可扩展积分图像体系结构的现场可编程门阵列实现。

获取原文
获取原文并翻译 | 示例

摘要

The integral image representation of an image is important for a large number of modern image processing algorithms. Integral image representations can reduce computation and increase the operating speed of certain algorithms, improving real-time performance. Due to increasing demand for real-time image processing performance, an integral image architecture capable of accelerating the calculation based on the amount of available resources is presented. Use of the proposed accelerator allows for subsequent stages of a design to have data sooner and execute in parallel. It is shown here how, with some additional resources used in the Field Programmable Gate Array (FPGA), a speed increase is obtained by using a one-dimensional Systolic Array (SA) approach. Additionally, extra guidelines are given for further research in this area.
机译:图像的完整图像表示对于大量现代图像处理算法而言非常重要。整体图像表示可以减少计算并提高某些算法的运算速度,从而提高实时性能。由于对实时图像处理性能的需求增加,提出了一种能够基于可用资源量来加速计算的整体图像架构。使用建议的加速器可以使设计的后续阶段更快地获取数据并并行执行。此处显示了如何使用现场可编程门阵列(FPGA)中的一些其他资源,通过使用一维脉动阵列(SA)方法来提高速度。此外,还提供了其他指导方针,供您对该领域进行进一步研究。

著录项

  • 作者

    De la Cruz, Juan A.;

  • 作者单位

    Utah State University.;

  • 授予单位 Utah State University.;
  • 学科 Engineering Computer.
  • 学位 M.S.
  • 年度 2011
  • 页码 61 p.
  • 总页数 61
  • 原文格式 PDF
  • 正文语种 eng
  • 中图分类
  • 关键词

相似文献

  • 外文文献
  • 中文文献
  • 专利
获取原文

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号