• 主题
高级搜索  >
历史搜索 清空历史
首页> 外文学位 >ASIC implementation of an AES co-processor using 0.18 mum CMOS technology.
【24h】

ASIC implementation of an AES co-processor using 0.18 mum CMOS technology.

机译：使用0.18微米CMOS技术的AES协处理器的ASIC实现。

获取原文
获取原文并翻译 | 示例
页面导航
  • 摘要
  • 著录项
  • 相似文献
  • 相关主题

摘要

Embedded systems are currently used in a wide variety of applications that require data security. As a result of this, security has become one of the design metrics by which a system can be judged along with area, power consumption, and throughput. One significant threat to data security is Differential Power Analysis (DPA) attacks, which make use of power to data dependency to reveal information about the key used in cryptographic algorithms. While countermeasures exist, they often come with large amounts of incurred overhead in terms of either area or power consumption.This research presents an Advanced Encryption Standard (AES) cryptographic module fabricated in 0.18 mum CMOS technology for use in a secure co-processor architecture which only protects sensitive operations to reduce overhead. The implemented AES module was found to be significantly faster than a tested software implementation and consumed less power and area than previous implementations in literature.
机译：嵌入式系统当前用于需要数据安全性的各种应用中。结果，安全性已成为设计指标之一，通过它可以判断系统以及面积，功耗和吞吐量。数据安全性的一个重大威胁是差分功率分析（DPA）攻击，该攻击利用对数据的依赖性来揭示有关加密算法中使用的密钥的信息。尽管存在对策，但它们通常会在面积或功耗方面带来大量开销。本研究提出了一种采用0.18微米CMOS技术制造的高级加密标准（AES）加密模块，用于安全的协处理器体系结构中，仅保护敏感操作以减少开销。发现已实现的AES模块比经过测试的软件实现快得多，并且比以前的文献中实现的功耗和面积更少。

著录项

  • 作者

    Mayhew, Matthew.;

  • 作者单位

    University of Guelph (Canada).;

  • 授予单位 University of Guelph (Canada).;
  • 学科 Engineering Electronics and Electrical.Computer Science.
  • 学位 M.A.Sc.
  • 年度 2009
  • 页码 172 p.
  • 总页数 172
  • 原文格式 PDF
  • 正文语种 eng
  • 中图分类
  • 关键词

相似文献

  • 外文文献
  • 中文文献
  • 专利
获取原文

客服邮箱：kefu@zhangqiaokeyan.com

京公网安备：11010802029741号 ICP备案号：京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有

  • 客服微信

  • 服务号