The University of Texas at San Antonio;
128-bit; AES algorithm; FPGA; Implementation; Low power;
机译:基于FPGA的新型低功耗自定时AES 128位加密算法来加密音频信号
机译:基于FPGA的高吞吐量2慢重定时128位AES加密算法
机译:FPGA上128位AES的高效单单元T-box / T-1-box实现
机译:基于四个32位并行操作的128位AES算法的FPGA实现
机译:使用新颖的方法到Shiftrow变换的128位AES算法的超低功率VLSI实现
机译:FPGA上的OTSU自动图像阈值算法的完全平行实现
机译:FPGA实现AES算法耐功率分析攻击