一种有效缩减AES算法S盒面积的组合逻辑优化设计

王沁; 梁静; 齐悦

首页> 中文期刊> 《电子学报》 >一种有效缩减AES算法S盒面积的组合逻辑优化设计

一种有效缩减AES算法S盒面积的组合逻辑优化设计

开具论文收录证明 >>

期刊封面封底目录下载 >>

文献代查 >>

页面导航

摘要
著录项
相似文献
相关主题

摘要

通过对AES算法S盒构造原理的研究,利用其中仿射变换的系数具有循环移位的周期性特点对电路结构进行改进,提出一种面积优化的AES算法S盒组合逻辑电路设计方法.该方法基于流水线技术,采用倍频复用的电路结构,较传统结构减少了逻辑资源的使用.经过EDA工具综合仿真和实际系统验证,该方法比Wolkerstorfer和Satoh的S盒有限域实现的硬件规模分别缩减了47.53%和41.49%,比Morioka的S盒真值表实现的硬件规模缩减了21.43%.该设计方案已成功用于一种基于FPGA实现的密码专用处理器设计中.

著录项

来源
《电子学报》 |2010年第4期|939-942|共4页
作者
王沁; 梁静; 齐悦;
展开▼
作者单位

北京科技大学信息工程学院,北京,100083;

北京科技大学信息工程学院,北京,100083;

北京科技大学信息工程学院,北京,100083;

展开▼
原文格式 PDF
正文语种 chi
中图分类密码的加密与解密;
关键词
S盒字节替换; 仿射变换; 组合逻辑; 面积优化;

相似文献

中文文献
外文文献
专利

1. 一种面积有效缩减的AES算法硬件实现 [J] . 付晓丽 ,张晓彤 ,王沁 . 计算机工程 . 2006,第022期
2. 一种AES算法中S盒和逆S盒替换的表达式方法 [J] . 覃晓草 ,李树国 . 微电子学与计算机 . 2014,第1期
3. 一种对面积开销有效的组合逻辑选择性加固方案 [J] . 王俊 ,梁华国 ,黄正峰 . 计算机研究与发展 . 2010,第S1期
4. 利用多进制组合快速构造S盒的AES算法设计 [J] . 王海龙 ,孟繁军 ,张跃军 . 合肥工业大学学报（自然科学版） . 2014,第004期
5. AES算法S盒性质验证 [J] . 范巍 . 数字技术与应用 . 2013,第011期
6. 一种对面积开销有效的组合逻辑选择性加固方案 [C] . 王俊 ,梁华国 ,黄正峰 . 第六届中国测试学术会议 . 2010
7. 基于FPGA的AES算法快速小面积实现 [A] . 曹进才 . 2008

一种有效缩减AES算法S盒面积的组合逻辑优化设计

摘要

著录项

相似文献

相关主题

期刊订阅