退出
我的积分:
中文文献批量获取
外文文献批量获取
曾爱华; 殷瑞祥; 郭瑢; 陈敏;
华南理工大学,电信学院,广州,510640;
Verilog; HDL; 系统仿真; 逻辑综合; 数字电子系统;
机译:具有历史功能的ROM 10K字节/ RAM 1K字节!命令输入库NT-Shell
机译:使用Verilog HDL使用240 * 8位RAM的时钟/日历的节奏设计
机译:使用现场可编程门阵列的微控制器兼容时钟芯片设计
机译:带有模糊日历约束的基于日历的异步期刊关联规则的挖掘
机译:通过字节理解和集成量子化学字节
机译:一个免疫受损的儿童由两株大肠杆菌一个带有NDM-5的窝藏和另一个带有OXA-48的碳青霉烯酶引起的血流感染
机译:48 V PV(光伏)在印度尼西亚Pantai Baru Pandansimo的48 V PV(Photovoltaic)的RAM(可靠性,可用性,可维护性)的生产分析
机译:用于3/4绑带,40英寸x 48英寸的无夹式密封件的鉴定测试。带有.50口径弹药的m2托盘中的金属盒中的.50口径弹药IaW mIL-sTD-1660,“弹药单元载荷的设计标准”
机译:带有FPHA和FPXC的SDOC:片上系统设计,带有FPAA,FPGA,FPLA,FPMA,FPRA,FPTA的现场可编程混合阵列和频率可编程的无xtaless时钟芯片,具有无修剪/无修剪自适应带隙基准xtaless时钟芯片
机译:基于板载RAM的FIFO,带有指向缓冲区开销字节的指针,这些开销字节指向sonet帧中的SPE
机译:用于车辆的电子停车盘,具有带有用于容纳时钟芯片和数字显示器的间隙的塑料卡,该数字卡用于以可闪烁的方式使用时钟芯片显示车辆的到达时间。
抱歉,该期刊暂不可订阅,敬请期待!
目前支持订阅全部北京大学中文核心(2020)期刊目录。