Power Architecture助力IC设计突破障碍/MIPS授权国家IC设计深圳产业化基地低功耗内核/凌讯科技90nm芯片采用Cadence低功耗解决方案

机译：安全性为IC设计增添了更多空间：未来的IC设计除低功耗和低功耗外，还必须关注安全性

机译：采用90 nm CMOS技术的低功耗，宽调谐范围VCO的IC设计

机译：采用0.25μmBiCMOS技术的低功耗DVB-T / H零中频调谐器IC设计，用于移动电视接收

机译：采用Cadence 90nm CMOS工艺的生物医学应用低功耗1V，77.26µW 6位SAR ADC的设计与实现

机译：低功耗和可重新配置的异步ASIC设计实现经常性神经网络

机译：低功耗蓝牙低功耗网络中邻居发现的能量建模

机译：电力计应用的低功耗CMOS读数IC设计

机译：采用CmOs有源像素方法实现的低功耗数码相机芯片

机译：检测和消除低功耗IC设计中的设计错误的方法

机译：验证参考IC设计和参考IC设计的修改版本之间功能对等的方法

机译：验证参考IC设计与参考IC设计的修改版本之间功能等效性的方法