首页> 中文期刊> 《中国电子商情:基础电子》 >以JESD204B开始您的系统设计

以JESD204B开始您的系统设计

         

摘要

用于数据转换器的高速串行接口正在形成一种趋势,以支持更高速转换器、灵活的时钟以及确定性延迟等日渐严苛的要求。 J E S D204串行链路的第一版和第二版提供了转换器以较少引脚数发送和接收数据时更为迫切需要的突破。但是,这些版本在通道数、速度和功能方面存在一些基本限制。  而第三个版本--即JESD204B--有三个主要的新改进:更高的通道速率最大值(每通道高达12.5 G b i t s/s)、支持确定性延迟和谐波帧时钟。最新的J E S D204B接口得益于转换器性能的提升--这些转换器兼容开放市场FPGA解决方案,并且可扩展--现已能轻松传输大量待处理的数据。

著录项

相似文献

  • 中文文献
  • 外文文献
  • 专利
获取原文

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号