首页> 中文期刊> 《中国电子商情·通信市场》 >基于FPGA的定点实数除法器设计

基于FPGA的定点实数除法器设计

         

摘要

In the field of digital signal processing ,divider is an important calculation module Compared with other arithmetics ,the implementation of the division requires a more complex design. The paper details the radix-2 non restoring division algorithm. After then, the configuration of the registers and the flow of the calculation are given. The implementation of the scheme is under Xilinx ISE environment .The verification of the implementation is through Modelsim.%在数字信号处理应用中,除法器是重要的计算模块。相对于其它四则运算,除法的实现需要更加复杂的设计。本文在详述了基二Non-Restoring除法算法后,给出了具体的寄存器配置方案和计算流程。应用xilinxISE环境和Modelsim对方案进行了实现及验证。

著录项

相似文献

  • 中文文献
  • 外文文献
  • 专利
获取原文

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号