首页> 中文期刊> 《中国集成电路》 >基于Verilog HDL的全功能UART IP核的设计与实现

基于Verilog HDL的全功能UART IP核的设计与实现

开具论文收录证明 >>

期刊封面封底目录下载 >>

文献代查 >>

页面导航

摘要
著录项
相似文献
相关主题

摘要

随着IC设计技术的发展,IP已经成为S0C设计的关键技术,利用已有IP可大大提高SOC设计的效率和能力.本文通过使用Verilog HDL设计UART(通用异步收发报机)的IP核,说明了IP设计的大体流程以及IP在日后IC设计中的重要作用.

著录项

来源
《中国集成电路》 |2005年第1期|50-53|共4页
作者
范健民; 郑学仁; 陈玲晶; 邓婉玲; 陈国辉;
展开▼
作者单位

华南理工大学应用物理系;

华南理工大学应用物理系;

华南理工大学应用物理系;

华南理工大学应用物理系;

华南理工大学应用物理系;

展开▼
原文格式 PDF
正文语种 chi
中图分类微电子学、集成电路（IC）;
关键词

相似文献

中文文献
外文文献
专利

1. 基于Verilog HDL的通用UART模块设计与实现 [J] . 吕阳 ,刘莉娜 ,郑良广 . 电子设计工程 . 2020,第008期
2. 基于Verilog HDL的UART IP的设计 [J] . 李秋菊 ,杨银堂 ,高海霞 . 半导体技术 . 2007,第6期
3. 基于Verilog HDL的IIC总线IP核设计 [J] . 朱诚诚 ,石晶晶 ,陈斯 . 电子器件 . 2015,第006期
4. 基于Verilog HDL的SPI IP核的设计及仿真实现 [J] . 白光泽 ,邢燕 . 制造业自动化 . 2010,第012期
5. 基于Verilog-HDL的RISC/DSP微处理器IP核的设计 [J] . 陈芙蓉 ,张向文 ,曹梅双 . 微电子学与计算机 . 2009,第11期
6. 基于Verilog HDL的多功能信号发生器的设计与实现 [C] . 陈小琴 ,蒋存波 . 2008中国仪器仪表与测控技术报告大会 . 2008
7. 基于Verilog HDL的SPI可复用IP核的设计与实现 [A] . 李跃峰 . 2008

获取原文

客服邮箱：kefu@zhangqiaokeyan.com

京公网安备：11010802029741号 ICP备案号：京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有

客服微信
服务号