一种并行提升小波基的设计方法与VLSI实现研究

田昕; 谭毅华; 田金文

首页> 中文期刊> 《计算机学报》 >一种并行提升小波基的设计方法与VLSI实现研究

一种并行提升小波基的设计方法与VLSI实现研究

开具论文收录证明 >>

期刊封面封底目录下载 >>

文献代查 >>

页面导航

摘要
著录项
相似文献
相关主题

摘要

设计了一种具有二进制特点且消失矩为4的高性能9/7小波基,提出了其VLSI高速实现结构.该小波基的提升系数的分母均可转化为2的幂次有理数,有利于简化VLSI设计.实验结果显示,其压缩性能和CDF97小波相当;在有限位宽下,其压缩性能甚至优于CDF97.新的VLSI结构实现仅需加法和移位等简单运算,可有效地减少硬件资源,缩短关键路径.通过折叠技术和重调度技术,该硬件结构转化为一种嵌入式折叠提升结构,使得每个加法运算可并行执行,关键路径可减小至接近于一个加法器的延时,达到资源的优化利用.仿真结果表明,该硬件结构最大工作频率可达到250MHz左右,可工作的最大系统频率提高到了原来的4倍左右,与传统CDF97的4级流水线结构相比,逻辑单元数减少了约66.7%,特别适合于实时高速压缩应用.

著录项

来源
《计算机学报》 |2008年第3期|411-418|共8页
作者
田昕; 谭毅华; 田金文;
展开▼
作者单位

华中科技大学图像所多谱信息处理技术国防科技重点实验室;

武汉;

430074;

华中科技大学图像所多谱信息处理技术国防科技重点实验室;

武汉;

430074;

华中科技大学图像所多谱信息处理技术国防科技重点实验室;

武汉;

430074;

展开▼
原文格式 PDF
正文语种 chi
中图分类设计与性能分析;
关键词
小波变换; 并行运算; 折叠结构; 关键路径; VLSI;

相似文献

中文文献
外文文献
专利

1. 一种并行解扰电路的VLSI实现 [J] . 杨东 ,茆邦琴 ,吴建辉 . 电子器件 . 2006,第002期
2. 一种高效的可伸缩分组并行有限域乘法器及VLSI实现 [J] . 顾震宇 ,曾晓洋 ,陈超 . 微电子学与计算机 . 2003,第4期
3. 一种新的并行字符识别方法及其VLSI实现 [J] . Chen.HD ,徐玲 . 图象识别与自动化 . 1997,第001期
4. 一种适于VLSI实现的并行乘法器结构 [J] . 方旌堃 ,朱以南 . 固体电子学研究与进展 . 1989,第2期
5. 一种实时视频分辨率提升算法及其VLSI设计与实现 [J] . 陈建辉 ,许卫全 ,王博亮 . 微电子学与计算机 . 2005,第1期
6. 一种简单并行交织的Turbo解码器的VLSI设计实现 [C] . 张丰举 ,陈书明 ,唐涛 . 第十届计算机工程与工艺全国学术年会 . 2006
7. 高性能64位并行乘法器的VLSI结构研究和实现 [A] . 武新宇 . 2004

一种并行提升小波基的设计方法与VLSI实现研究

摘要

著录项

相似文献

相关主题

期刊订阅