一种基于FPGA的新颖的高容错加法器的设计

尹立群; 袁国顺

首页> 中文期刊> 《电子器件》 >一种基于FPGA的新颖的高容错加法器的设计

一种基于FPGA的新颖的高容错加法器的设计

开具论文收录证明 >>

期刊封面封底目录下载 >>

文献代查 >>

页面导航

摘要
著录项
相似文献
相关主题

摘要

为了解决传统TMR结构的CMFs失效问题,根据加法器的结构特点提出了操作数循环移位及取反算法(TOIR-SO).此方法相对于传统的TMR结构能够使TMR系统失效率降低47%.同时对逻辑运算的基本单元全加器进行了改进,改进后加法器中任何一个失效只能影响一位"和"结果而不会对其它位产生影响从而进一步提高了加法器的容错能力.

著录项

来源
《电子器件》 |2009年第2期|372-375|共4页
作者
尹立群; 袁国顺;
展开▼
作者单位

中科院微电子研究所,北京,100029;

中科院微电子研究所,北京,100029;

展开▼
原文格式 PDF
正文语种 chi
中图分类设计;
关键词
集成电路设计; 三模冗余设计; 操作数循环移位及取反容错; 同部件失效问题; 全加器;

相似文献

中文文献
外文文献
专利

1. 一种基于FPGA的32位快速加法器设计 [J] . 岳伟甲 ,刘昌锦 . 四川兵工学报 . 2011,第007期
2. 一种基于复制码和汉明码的容错加法器 [J] . 张峥 ,范涛 ,彭杰 . 微电子学与计算机 . 2009,第5期
3. 一种基于FPGA的航空总线容错机制设计 [J] . 丁志平 . 微型机与应用 . 2015,第010期
4. 一种基于FPGA的低功耗、容错状态机设计方法 [J] . 李列文 ,桂卫华 ,胡小龙 . 湖南大学学报（自然科学版） . 2010,第006期
5. 一种基于FPGA的容错嵌入式系统设计 [J] . 陈国林 ,章立生 . 计算机应用 . 2005,第008期
6. 一种新颖的基于FPGA感知器的数字识别方法 [C] . 刘纪红 ,李保锐 ,孙宇舸 . 2007中国控制与决策学术年会 . 2007
7. 一种基于FPGA的低开销可重构容错系统设计 [A] . 谭龙生 . 2015

一种基于FPGA的新颖的高容错加法器的设计

摘要

著录项

相似文献

相关主题

期刊订阅