首页> 中文期刊> 《电子器件》 >图像验证系统设计及FPGA实现

图像验证系统设计及FPGA实现

         

摘要

用于JPEG2000静止图像压缩编码FPGA实现的图像验证系统.整个系统平台是由一个并口CMOS电脑眼、两个FPGA芯片、UART接口以及外部缓存组成.为了对搭建的平台进行验证,将并口电脑眼采集的图像数据存储在外部SRAM中,然后通过UART接口传送到PC机中,并通过PC机端的串口接收程序把采集的图像显示出来.完成了图像采集模块和UART接口模块的verilog HDL模型描述,通过了仿真和逻辑综合,并下载到FPGA芯片中,编写了串口接收程序,成功地实现了系统的联机调试.

著录项

相似文献

  • 中文文献
  • 外文文献
  • 专利
获取原文

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号