一种支持Subcacheline结构的三维Cache模拟器的设计

王玉; 唐遇星; 窦强

首页> 中文期刊> 《计算机工程与科学》 >一种支持Subcacheline结构的三维Cache模拟器的设计

一种支持Subcacheline结构的三维Cache模拟器的设计

开具论文收录证明 >>

期刊封面封底目录下载 >>

文献代查 >>

页面导航

摘要
著录项
相似文献
相关主题

摘要

Cache设计中存在大量的全局互联连线,而三维集成电路技术可以有效地解决深亚微米芯片设计中互联延迟问题.目前已经提出了多种三维Cache结构.在已有的工作基础上,提出了一种新的三维Cache结构——Subcacheline,以及相关功耗延迟模拟工具——3D SCacti.3D SCacti通过遍历分割的子阵列设计空间,根据成本函数进行Cache设计优化.将已有的三维Cache模拟器同3D SCacti优化结果进行对比,实验结果表明,该模拟器可以有效地扩展三维Cache的设计空间.最后,分析了不同工艺条件下模拟器的优化结果.

著录项

来源
《计算机工程与科学》 |2013年第10期|154-158|共5页
作者
王玉; 唐遇星; 窦强;
展开▼
作者单位

国防科学技术大学计算机学院;

湖南长沙410073;

国防科学技术大学计算机学院;

湖南长沙410073;

国防科学技术大学计算机学院;

湖南长沙410073;

展开▼
原文格式 PDF
正文语种 chi
中图分类结构;
关键词
三维集成电路; Cache; 模拟器; 结构设计;

相似文献

中文文献
外文文献
专利

1. 基于计算机体系结构的Cache模拟器设计研究 [J] . 陈卫卫 . 微型电脑应用 . 2018,第007期
2. 一种基于三维堆叠技术的高可靠性Cache结构 [J] . 孙岩 ,宋超 ,黎铁军 . 上海交通大学学报 . 2013,第1期
3. 一种多核SoC中基于Cache机制的存储结构设计 [J] . 张多利 ,张宇 ,宋宇鲲 . 微电子学与计算机 . 2017,第10期
4. 一种低功耗高效率的AHB-AXI双总线结构联合Cache的IP设计 [J] . 朱伟成 ,周莉 ,喻庆东 . 微电子学与计算机 . 2012,第5期
5. 一种嵌入式微处理器cache存储体系结构设计 [J] . 鲍东星 ,李晓明 . 电测与仪表 . 2007,第008期
6. 一种支持subcacheline结构的三维cache模拟器的设计 [C] . Wang Yu ,王玉 ,Tang Yuxing . 第十五届计算机工程与工艺年会暨第一届微处理器技术论坛 . 2011
7. 交会对接运动模拟器中三维平动系统的结构优化研究 [A] . 金飞 . 2005

一种支持Subcacheline结构的三维Cache模拟器的设计

摘要

著录项

相似文献

相关主题

期刊订阅