基于ATE的FPGA亚稳态的激发与验证

孙黎; 张涛; 王相阳

首页> 中文期刊> 《计算机测量与控制》 >基于ATE的FPGA亚稳态的激发与验证

基于ATE的FPGA亚稳态的激发与验证

开具论文收录证明 >>

期刊封面封底目录下载 >>

文献代查 >>

页面导航

摘要
著录项
相似文献
相关主题

摘要

在FPGA电路设计中,信号间常发生跨时钟域的传输,亚稳态问题成为影响系统可靠性的关键因素;目前的测试方法不能满足对亚稳态的测试,如何有效地激发亚稳态及验证亚稳态保护措施的有效性,成为FPG-A测试的关键问题;文章详细分析了FPGA中亚稳态产生的根源,基于ATE测试系统,提出了一种有效的多时钟域的测试方法,通过设计输入信号间的时序偏差,激发亚稳态,并验证电路相应的保护措施是否有效;在此基础上,设计了基于ATE的测试系统,调整时钟间隔,成功的激发出亚稳态,并验证了经过两级同步后的电路有效地避免了亚稳态的传播.

著录项

来源
《计算机测量与控制》 |2014年第11期|3647-36493653|共4页
作者
孙黎; 张涛; 王相阳;
展开▼
作者单位

中国科学院空间应用工程与技术中心;

北京100094;

中国科学院大学;

北京100190;

中国科学院空间应用工程与技术中心;

北京100094;

中国科学院空间应用工程与技术中心;

北京100094;

展开▼
原文格式 PDF
正文语种 chi
中图分类 TP391.76;
关键词
自动测试设备; 现场可编程门阵列; 亚稳态; 软件测试; 多时钟域;

相似文献

中文文献
外文文献
专利

1. 基于FPGA的亚稳态参数测量方法 [J] . 田毅 ,范毓洋 ,李哲玮 . 微电子学与计算机 . 2016,第10期
2. 提高ASIC验证的速度与可视性基于FPGA的ASIC/SoC原型设计及基于FPGA的系统在实时硬件速度下可以实现100的内部信号可视性 [J] . Mario Larouche . 今日电子 . 2007,第006期
3. Maxim Integrated高精度、高速数据采集系统提供经过验证的FPGA模拟IO设计 [J] . . 电子产品世界 . 2014,第10期
4. 基于高性能SOC FPGA阵列的NVM验证架构设计与验证 [J] . 刘珂 ,蔡晓军 ,张志勇 . 计算机研究与发展 . 2018,第002期
5. 基于FPGA的SiP原型验证平台设计 [J] . 杨楚玮 ,张梅娟 ,侯庆庆 . 电子技术应用 . 2022,第1期
6. 浅析FPGA中的亚稳态现象及解决方法 [C] . 赵平 ,兰青 ,石云珊 . 2013年陕西省兵工学会第17届学术年会 . 2013
7. 电子与原子散射的负离子共振以及亚稳态激发电离 [A] . 张永志 . 2013

基于ATE的FPGA亚稳态的激发与验证

摘要

著录项

相似文献

相关主题

期刊订阅