退出
我的积分:
中文文献批量获取
外文文献批量获取
王绍坤;
北京理工大学计算机学院;
北京100081;
VHDL; FPGA; 流水线CPU;
机译:在计算机架构教学中使用FPGA进行流水线CPU设计
机译:具有双核ARM CORTEX-A9 CPU和低功耗FPGA-FABRIC的超紧凑型基于ZYNQ的SOC模块:Android满足FPGA
机译:多处理系统支持Fpgas,Gpus和Cpus
机译:SH-2架构的两阶段流水线CPU在FPGA和SoC上实现,适用于IoT,边缘AI和机器人应用
机译:基于FPGA的CPU内核的软件配置
机译:在FPGA中使用合并状态转换的基于流水线的不确定自动机字符串匹配方案
机译:基于CPU流水线技术的多核系统任务优化
机译:spaceCubeX:评估混合多核CpU FpGa Dsp架构的框架。
机译:用于中央处理器(CPUS),多处理器系统,数据流处理器(DSPS),脉动处理器和现场可编程门阵列(FPGAS)的数字和逻辑运算处理单元
机译:固件套接字模块,用于基于流水线的基于FPGA的处理
抱歉,该期刊暂不可订阅,敬请期待!
目前支持订阅全部北京大学中文核心(2020)期刊目录。