首页> 中文期刊> 《微电子学》 >一种低功耗可配置乘加器的设计

一种低功耗可配置乘加器的设计

         

摘要

提出一种可配置的64位乘加器。根据计算模式的不同,该乘加器能够1次完成1个64×64、2个32×32、4个16×16和8个8×8的有/无符号乘加计算。在部分积(pp)产生电路中插入模式相关的选择器,并在最终树和最后的加法器中插入模式相关的进位消除电路,来实现乘加器的可配置。通过对部分积重新进行编排,避免了在部分积压缩树中插入进位消除电路。在部分积压缩树中,采用一种低功耗4∶2压缩器,有效降低了功耗和面积。最后,对乘加器的速度、面积和功耗等性能进行了分析。

著录项

相似文献

  • 中文文献
  • 外文文献
  • 专利
获取原文

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号