10级流水线双精度浮点乘法器的设计

胡正伟; 仲顺安

首页> 中文期刊> 《北京理工大学学报》 >10级流水线双精度浮点乘法器的设计

10级流水线双精度浮点乘法器的设计

开具论文收录证明 >>

期刊封面封底目录下载 >>

文献代查 >>

页面导航

摘要
著录项
相似文献
相关主题

摘要

提出了一种基于IEEE754标准的双精度浮点乘法器的流水线设计方法.该方法面向32 bit数据通路的数字信号处理器,每个64 bit双精度浮点操作数划分为2个32 bit数据,采用32 bit×32 bit无符号阵列乘法器实现有效数的相乘,并通过控制部分积与其选择信号在流水线中的同步传递,用1个66 bit加法器实现了4个部分积的相加.采用提出的舍入方法完成了有效数的舍入.整个双精度浮点乘法器的设计分为10级流水线.硬件仿真验证了该方法的正确性和有效性.

著录项

来源
《北京理工大学学报》 |2007年第4期|349-353|共5页
作者
胡正伟; 仲顺安;
展开▼
作者单位

北京理工大学信息科学技术学院电子工程系;

展开▼
原文格式 PDF
正文语种 chi
中图分类逻辑设计;
关键词
双精度浮点数; 乘法器; 流水线;

相似文献

中文文献
外文文献
专利

1. 基于FPGA的全流水双精度浮点矩阵乘法器设计 [J] . 刘沛华 ,鲁华祥 ,龚国良 . 智能系统学报 . 2012,第004期
2. 基于FPGA的高速双精度浮点乘法器设计 [J] . 肖鹏 ,江先阳 ,王高峰 . 微电子学与计算机 . 2012,第12期
3. 基于FPGA的实时双精度浮点矩阵乘法器设计 [J] . 田翔 ,周凡 ,陈耀武 . 浙江大学学报（工学版） . 2008,第009期
4. 基于快速舍入的双精度浮点乘法器的设计 [J] . 刘鸿瑾 ,张铁军 ,侯朝焕 . 微电子学与计算机 . 2006,第6期
5. 一种双精度浮点乘法器的设计 [J] . 何晶 ,韩月秋 . 微电子学 . 2003,第4期
6. 0.13um CMOS 500MHz双精度浮点乘法器的设计与优化 [C] . 高正坤 ,曾献君 ,罗恒 . 第十一届计算机工程与工艺全国学术年会 . 2007
7. 一种高性能乘法器的设计与研究——43位浮点乘法器的设计与研究 [A] . 谷理想 . 2009

10级流水线双精度浮点乘法器的设计

摘要

著录项

相似文献

相关主题

期刊订阅